新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設計應用 > 基于DSP的近距離無線通信的嵌入式數據記錄系統(tǒng)設計

基于DSP的近距離無線通信的嵌入式數據記錄系統(tǒng)設計

作者: 時間:2012-04-12 來源:網絡 收藏

引言

本文引用地址:http://www.2s4d.com/article/257581.htm

“黑匣子”是比較流行的電子記錄設備之一,廣泛應用于實時記錄飛機、船舶、汽車等行進過程中的重要數據,包括速度、方向、高度、偏轉角、發(fā)動機的轉速和溫度等。通過這些數據可以了解其運行過程中的情況,同時也是故障檢測、分析事故原因的重要依據。在工業(yè)領域,常見的記錄儀有壓力記錄儀、溫度記錄儀、濕度記錄儀等,用于對生產環(huán)境進行實時監(jiān)測,從而保證了有效生產和安全生產。

記錄儀的數據下載方式通常有兩種:通過傳輸線纜下載和通過插拔存儲卡下載。前者需要連接線纜,后者需要插拔存儲卡,兩者均需要結構方面的拆卸。但在某些應用環(huán)境中,記錄儀不便于拆卸,特別是在一些輻射性強的工業(yè)現場,更不適于長時間的近距離接觸。另外,這兩種方式在一定程度上均可能降低系統(tǒng)的可靠性。

本文依據某工業(yè)現場電子設備的需求,提出了一種基于近距離設備。該設備以紅外或藍牙方式下載數據,與傳統(tǒng)的數據下載方式相比,下載數據時既不需要拆卸設備連接線纜或插拔存儲卡,又減少了連線和插拔存儲卡可能導致的接觸故障。

1 設計需求

在某工業(yè)現場電子設備工作過程中,要求記錄系統(tǒng)能夠實時記錄設備的各種電氣信號及其工作時序,用于事后設備運行狀況的分析以及故障排查、定位。需要實時采集記錄的信號包括2路ARINC429信號、10路TTL數字信號以及16路模擬信號。采樣頻率應大于或等于1 kHz,記錄時間為1 h左右。根據信號通道數量、數據采集速率和時間,可估算出記錄系統(tǒng)的存儲容量應大于500 MB。通常,微處理器內部的存儲空間有限,故需要將采集到的數據存儲到存儲容量大、具有非易失性的外部存儲器中。本系統(tǒng)使用Sandisk公司的1 GB工業(yè)級CF卡作為存儲設備。

2 系統(tǒng)總體設計方案

系統(tǒng)采用和FPGA協同控制的方案,總體設計方案如圖1所示。主要完成數據的實時采集和控制,FPGA的數據傳輸,以及與模塊的數據傳輸;FPGA則實現數據緩存和讀寫CF卡的邏輯時序控制。

是主控制器。選用TI公司的16位定點DSP芯片TMS320F240。它的指令周期為50 ns,內部具有544字的RAM、224K字的可尋址存儲空間、雙10位模/數轉換器、28個獨立可編程的多路復用I/O引腳、1個異步串行通信口(SCI),以及1個同步串行通信口(SPI)。其內部資源可以滿足系統(tǒng)對TTL信號和模擬信號的采集需求,通過外接ARINC429、紅外和藍牙專用接口芯片,實現ARINC429數據信號的采集和兩種無線方式的通信。

FPGA是輔助控制器,其核心為FIFO和邏輯控制電路,用于完成DSP和CF卡間數據傳輸。選用Altera公司CyclonelI系列的FPGA芯片EP2C20-Q240C8。它具有142個用戶可使用I/O引腳、52個M4K嵌入式陣列塊和18752個邏輯單元。DSP和FPGA豐富的內部資源很好地滿足了系統(tǒng)設計的需要。

系統(tǒng)主要包括數據存儲和數據下載兩大功能:

①數據存儲。DSP實現對2路ARINC429信號、16路模擬信號和10路數字信號的實時采集,并將數據實時存入FPGA的FIFO中。當FIFO存儲了一定量數據時,FPGA控制邏輯電路自動將FIFO中的數據寫入CF卡中。

②數據下載。首先,DSP將系統(tǒng)的藍牙和紅外模塊設置為從設備。當接收到工作人員所持的帶有藍牙或紅外接口的地面設備發(fā)出的連接請求后,先進行鑒權,鑒權通過后與其建立連接。然后,FPGA控制邏輯電路讀出CF卡中數據并存人FIFO,DSP通過查詢或中斷方式將FIFO中的數據通過模塊發(fā)送給地面設備。

3 各功能模塊設計

3.1 FPGA功能模塊設計

使用FPGA實現異步FIFO模塊和CF卡讀寫模塊,是本設計的重點,也是難點。

3.1.1異步FIFO模塊

數據記錄設備的實時性強、數據量大。為了提高數據傳輸速度、避免數據堵塞,利用FPGA硬件設計上的靈活性,在其內部構建了一個寬度為16位、深度為512的異步FIFO模塊,作為DSP與CF卡之間數據傳輸的中繼站。

異步FIFO的結構圖如圖2所示。它包括4個模塊:數據存儲模塊、寫地址產生模塊、讀地址產生模塊和標志位產生模塊。FIFO的讀寫采用讀時鐘和寫時鐘兩個時鐘。寫時鐘同步的信號有寫地址產生模塊生成的寫請求和寫地址;讀時鐘同步的信號有讀地址產生模塊生成的讀請求和讀地址。寫使能和讀使能分別由DSP與FPGA數據傳輸控制邏輯和CF卡讀寫控制邏輯生成。標志位產生模塊由讀寫地址關系生成FIFO存儲狀態(tài)標志,并反饋給主機DSP。DSP通過查詢該標志來控制與FPGA的數據傳輸。

3.1.2 CF卡讀寫模塊

CF卡讀寫模塊分為CF卡讀控制模塊和CF卡寫控制模塊。CF卡讀或寫模塊的設計具有相似性。這里僅介紹寫CF卡的工作過程。

首先,設置CF卡的屬性寄存器。CF卡有4個屬性寄存器,通常只需設置“配置選擇寄存器”以選擇CF卡的讀寫模式。CF卡的讀寫模式有3種:I/O模式、Memory模式和True IDE模式。本設計使用16位的Memory模式讀寫CF卡。Memory模式是CF卡默認的讀寫模式,所以在CF卡初始化過程中不需要設置“配置屬性寄存器”。

其次,設置CF卡的任務文件寄存器。本設計中使用的任務文件寄存器有:數據寄存器、扇區(qū)數寄存器、扇區(qū)號寄存器、低柱面號寄存器、高柱面號寄存器、驅動器選擇/磁頭寄存器和狀態(tài)/命令寄存器。對它們進行沒置,可選擇扇區(qū)尋址方式,設定每次讀寫的扇區(qū)數和邏輯尋址地址,并獲取CF卡狀態(tài)以及輸入讀寫命令。

CF卡的尋址方式與計算機的硬盤操作方式類似。扇區(qū)的尋址方式有兩種:物理尋址方式(CHS)和邏輯尋址方式(LBA)。本設計使用LBA尋址,對應28位LBA地址。

磁頭寄存器存放LBA地址的27~24位;柱面號寄存器存放LBA地址的23~8位;扇區(qū)號寄存器存放LBA地址的7~0位。

寫CF卡一個扇區(qū)的流程如圖3所示。每次向CF卡存儲數據時,應該先獲取上次存儲到的扇區(qū)的LBA地址,從而獲得此次存儲的起始扇區(qū)地址。為了記錄每次存儲到的扇區(qū)的地址,將LBA地址為0的扇區(qū)保留,專用于記錄扇區(qū)地址。在開始一次寫操作之前,應該先讀取LBA地址為O的扇區(qū),獲得上次存儲的LBA地址;然后加1獲得此次寫操作的LBA地址,并向指定的扇區(qū)寫數據。

利用QuartusII作為FPGA開發(fā)平臺,使用VHDL硬件描述語言實現了FPGA與DSP的接口、異步FIFO的存儲以及CF卡的讀寫邏輯。在QuartusII自帶仿真工具下得到的寫CF卡時序仿真結果如圖4所示。


上一頁 1 2 下一頁

評論


相關推薦

技術專區(qū)

關閉