基于XCR3256的低功耗存儲測試器研究設計

　　2 低功耗的實現(xiàn)方法

　　降低系統(tǒng)功耗的傳統(tǒng)手段主要集中在硬件上, 如：選擇低功耗器件、安排不同的供電回路等。然而，硬件只是一個平臺，軟件的作用不容忽視，總線上幾乎每一個芯片的訪問、每一個信號的翻轉差不多都由軟件控制，如果軟件能減少外存的訪問次數(shù)、及時響應中斷等都將對降低功耗作出很大的貢獻。

　　2.1 硬件

　　2.1.1 芯片級低功耗實現(xiàn)技術

　　在該設計中大部分器件如主控芯片、存儲器、總線驅動器、FIFO等都是采用的CMOS、HMOS低功耗器件。

　　主控芯片選用的Xilinx公司的CPLD，型號為XCR3256，3.3V工作電壓，低功耗運作，5V與3.3V兼容I/O端口。對于不用的 I/O口全部設為輸出（外面不接任何有驅動的信號）。如果I/O懸空的話，受外界的一點點干擾就可能成為反復振蕩的輸入信號了，而CMOS器件的功耗基本取決于門電路的翻轉次數(shù)。此外，懸空的輸入引腳由于處于0, 1 之間的過渡區(qū), 可使電路中的反相器P 溝道和N 溝道都處于導通狀態(tài), 也將導致CPLD本身功耗增大。如果把它們上拉，每個引腳也會有微安級的電流。因此，在設計中將不同的I/O全部設為輸出。

　　2.1.2 電路級低功耗實現(xiàn)技術

　　公式（1）為CMOS電路功耗的計算公式[3]。式中：P為靜態(tài)和動態(tài)功耗總合；m為節(jié)點數(shù)；n為器件總數(shù)；VDD為工作電壓；fak為時鐘頻率；ILn為反向漏電流；ISCn為瞬態(tài)短路電流；am為節(jié)點充電率；cm為節(jié)點電容。

　　從該公式中可見降低系統(tǒng)工作電壓可達到降低系統(tǒng)功耗的目的。對于中心控制模塊采用專用的低電壓電源模塊TPS70358進行供電。TPS70358可以提供3.3V/2.5V兩組供電方式，同時它本身還具有電源管理功能。

　　圖4為低功耗數(shù)據(jù)保持電路，在存在系統(tǒng)供電時，可對電池進行充電，當系統(tǒng)掉電時可由電池對存儲器進行供電，實現(xiàn)數(shù)據(jù)的自保持。存儲器的靜態(tài)功耗僅為10mW ，由計算可知該電路實現(xiàn)的數(shù)據(jù)保持期可達一年以上。

圖4 低功耗數(shù)據(jù)保持電路