基于FPGA的新型脈沖電源控制系統(tǒng)
作者：
時(shí)間：2012-03-11
來(lái)源：網(wǎng)絡(luò)
收藏
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對(duì)面交流
海量資料庫(kù)查詢(xún)
原系統(tǒng)的譯碼器、地址寄存器、數(shù)據(jù)寄存器、頻率合成器、分頻器、累加器、地址切換開(kāi)關(guān)、數(shù)據(jù)切換開(kāi)關(guān)等均集成在FPGA中，取代了用傳統(tǒng)TTL器件搭成的復(fù)雜系統(tǒng)，簡(jiǎn)化了PCB設(shè)計(jì)。
3 FPGA內(nèi)部功能框圖及VHDL設(shè)計(jì)
在系統(tǒng)中，F(xiàn)PGA要具體實(shí)現(xiàn)的功能包括提供正負(fù)峰脈沖參考電壓，讀鍵盤(pán)和A/D的輸出以及故障狀態(tài)，控制系統(tǒng)輸出脈沖正負(fù)峰的選擇，控制輸出脈沖數(shù)和電源接觸器開(kāi)/關(guān)，寫(xiě)A/D控制信號(hào)，進(jìn)行內(nèi)外觸發(fā)選擇，允許或禁止觸發(fā)，設(shè)定時(shí)器初值，控制正常/故障燈亮等。
為此我們采用了模塊化設(shè)計(jì)的思想，按FPGA要實(shí)現(xiàn)的功能，將其內(nèi)部結(jié)構(gòu)分成6個(gè)模塊，每一個(gè)模塊對(duì)應(yīng)一個(gè)VHDL的設(shè)計(jì)文件（見(jiàn)圖2）。VHDL語(yǔ)言是IEEE標(biāo)準(zhǔn)化的硬件描述語(yǔ)言，其覆蓋面廣，描述能力強(qiáng)，能支持硬件的設(shè)計(jì)驗(yàn)證綜合和測(cè)試。這樣設(shè)計(jì)的好處是有利于各功能模塊的編寫(xiě)和調(diào)試，提高了軟件的可維護(hù)性及可讀性。
下面給出各個(gè)模塊的外功能簡(jiǎn)介：
?。?） 信號(hào)處理模塊SIGNAL-DISPOSAL.VHD
本模塊主要接收脈沖開(kāi)關(guān)鐵電源的狀態(tài)信號(hào)（電源開(kāi)/關(guān)、控制開(kāi)/關(guān)、觸發(fā)開(kāi)/關(guān)）、故障信號(hào)（熱故障、缺相等），以及內(nèi)部通訊信號(hào)（如內(nèi)部信號(hào)輸出、允許觸發(fā)、狀態(tài)/故障選擇等），同時(shí)輸出控制信號(hào)。
?。?） 接收數(shù)據(jù)和發(fā)送數(shù)據(jù)模塊RECEIVE-DATA-RXD.VHD 和SEND-DATA-RXD.VHD
這兩個(gè)模塊都有兩個(gè)輸入端口：時(shí)鐘CLK和復(fù)位RESET，分別通過(guò)信號(hào)RXD和TXD實(shí)現(xiàn)與上位機(jī)之間的RS232通訊，波特率為9600bps，數(shù)據(jù)傳送格式為11位，依此排序?yàn)椋浩鹗嘉唬?），數(shù)據(jù)位（D0、D1、D2、D3、D4、D5、D6、D7），奇偶校驗(yàn)位，停止位（1）。同時(shí)與數(shù)據(jù)處理模塊之間分別通過(guò)信號(hào)允許接收、接收結(jié)束、接收錯(cuò)誤、接收寄存器 和允許發(fā)送、發(fā)送結(jié)束、發(fā)送寄存器聯(lián)系。當(dāng)發(fā)送結(jié)束為0時(shí)，發(fā)送寄存器送數(shù)，允許發(fā)送也置為1。
評(píng)論