用FPGA構建PCI Express端點器件最佳平臺
加入技術交流群
軟IP實現(xiàn)的另一難題是功能的數(shù)量。通常，此類核僅實現(xiàn)滿足性能或兼容性目標規(guī)范所要求的最少功能。相反，硬IP可以支持基于客戶要求的全面功能列表，并提供完全的兼容性(表1)，且不存在嚴重的性能或資源相關的問題。
表1 Virtex-5 LXT FPGA PCI Express功能
延遲問題
盡管PCI Express控制器的延遲不會對總體系統(tǒng)延遲有很大的影響，但卻會影響接口的性能。使用較窄的數(shù)據(jù)通路有助于減少延遲。
對PCI Express來說，延遲就是發(fā)送包并穿過物理層、邏輯層和事務層接收包所需的周期數(shù)。典型的x8通道PCI Express端點的延遲為20-25周期，在250MHz下對應80-100ns的延遲時間。如果使用128位的數(shù)據(jù)通路實現(xiàn)接口來簡化時序(如125MHz)，延遲會加倍為160-200ns。在最新的Virtex-5 LXT和SXT器件中，無論是軟IP實現(xiàn)還是硬IP實現(xiàn)，都采用250MHz下的64位數(shù)據(jù)通路實現(xiàn)x8。
評論