新聞中心

EEPW首頁(yè) > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 藍(lán)牙HCI-UART主控制接口的FPGA設(shè)計(jì)與實(shí)現(xiàn)

藍(lán)牙HCI-UART主控制接口的FPGA設(shè)計(jì)與實(shí)現(xiàn)

作者: 時(shí)間:2010-12-08 來(lái)源:網(wǎng)絡(luò) 收藏

  HCI 接口過(guò)程包括如下幾個(gè)部分:

  1)系統(tǒng)初始化(initial);

  2)系統(tǒng)準(zhǔn)備好后,進(jìn)入查詢(xún)狀況(inquiry);

  3)建立數(shù)據(jù)連接(creat_connection);

  4)數(shù)據(jù)傳輸(transmit);

  5)斷開(kāi)連接(disconnect);

  首先,主從設(shè)備進(jìn)行初始化;接著的主設(shè)備在范圍內(nèi)用Inquiry 命令分組查找其他的藍(lán)牙設(shè)備。然后,主設(shè)備會(huì)收到對(duì)應(yīng)的藍(lán)牙從設(shè)備的應(yīng)答信息,其包括有事件分組包和從機(jī)地址包。之后,藍(lán)牙主設(shè)備向從設(shè)備發(fā)送Create_Connection 的命令分組,然后,主設(shè)備會(huì)收到一個(gè)連接完成的事件分組 Connection_Complete,表示兩機(jī)之間已經(jīng)建立了連接。這樣,兩個(gè)藍(lán)牙設(shè)備之間就可以進(jìn)行數(shù)據(jù)的,即建立連接。當(dāng)數(shù)據(jù)傳輸完成后,斷開(kāi)主從設(shè)備之間的連接,系統(tǒng)重新復(fù)位,一個(gè)數(shù)據(jù)傳輸過(guò)程就結(jié)束了。

  4 仿真與驗(yàn)證

  本設(shè)計(jì)采用分模塊設(shè)計(jì),在 Quartus II 9.0 下完成設(shè)計(jì)和綜合,且經(jīng)過(guò)Modelsim*a 的仿真驗(yàn)證。 同時(shí)在搭建的硬件測(cè)試平臺(tái)下測(cè)試過(guò),證明該設(shè)計(jì)確實(shí)可行。 5 5 結(jié)束語(yǔ)

  HCI 是實(shí)現(xiàn)藍(lán)牙協(xié)議棧時(shí)必須實(shí)現(xiàn)的一個(gè)部分。它是藍(lán)牙上層協(xié)議控制底層硬件的接口,首先要根據(jù)具體應(yīng)用的需要選擇合適的傳輸層,并盡可能的為上層協(xié)議提供友好的API,在硬件實(shí)現(xiàn)中,UART 傳輸層具有其他傳輸層無(wú)法比擬的優(yōu)點(diǎn)。

  本文創(chuàng)新在于從工程實(shí)際開(kāi)發(fā)角度出發(fā),提出了一種基于的藍(lán)牙 全硬件實(shí)現(xiàn)方式,縮短了開(kāi)發(fā)周期,降低開(kāi)發(fā)成本,具有一定的工程參考價(jià)值。


上一頁(yè) 1 2 3 4 5 下一頁(yè)

關(guān)鍵詞: 藍(lán)牙 HCI-UART FPGA Verilog 通信

評(píng)論


相關(guān)推薦

技術(shù)專(zhuān)區(qū)

關(guān)閉