使用先進技術來加速SoC驗證

　　模式3各場景仿真性能比較

　　在開啟FSDB波形保存的場景三，性能比較如表5所示。

　　(1)關閉覆蓋率分析

　　Verdi3的并行開關比ALP的并行保存快2%左右，二者性能基本相同。快速編譯會有2倍以上的編譯時間減少，總仿真時間基本相同。并行保存會帶來30%+的仿真時間減少。

　　(2)開啟覆蓋率分析

　　快速編譯帶來大概2.7倍的編譯時間增益。使用并行覆蓋率收集會帶來3倍左右的運行時間增益。同時使用2核進行并行FSDB保存以及并行覆蓋率收集會帶來總仿真時間18%左右的提升。

　　Debug_pp和Debug_all的比較

　　(1)不做覆蓋率收集

　　從上面圖表中的場景1/2的比較可以看到，使用-debug_pp比使用-debug_all會帶來4%~30%左右的性能增益。

　　(2)作覆蓋率收集

　　帶有覆蓋率收集的時候，可以看到使用debug_pp會比使用debug_all帶來8%~10%左右的性能增長。

　　結論

　　從在項目中的結果來看，使用快速編譯選項可以帶來最大2倍的編譯時間提升。當我們運行回歸測試時，如果不做波形保存，快速編譯選項是很好的選擇。

　　并行多核技術可以對于運行時間給與很大的性能提升，不管是進行VPD波形保存還是FSDB波形保存，使用ALP技術都能帶來20%以上的性能提升，性能提升顯著。

　　另外基于不同的驗證階段，建議使用不同調試粒度的仿真參數(shù)，也可以節(jié)省很多的仿真時間/內存消耗。后繼我們會考慮使用DLP技術以及一些更新的有關performance的工具去嘗試對性能進行進一步的優(yōu)化。

　　參考文獻：

　　[1] VCS/VCSi User Guide , G-2012.09, 2012-09

　　[2] VCS / VCSiTM LCA Features, G-2012.09, 2012-09

　　[3] Linking Novas Files with Simulators and Enabling FSDB Dumping , SpringSoft, 2013-04

　　[4] Shi, Jian, Ph.D., Improving Simulation Performance with GPUs[M].UNIVERSITY OF SOUTH CAROLINA, 2011

　　[5] SoC Simulation Performance: Bottlenecks and Remedies, Patrick Hamilton, Richard Yin, Bobjee Nibhanupudi, Amol Bhinge of Freescale, SNUG, 2012

　　[6] SystemVerilog for Verification, by Christian B. Spear, Springer, 2006-07

　　[7] Multicore Processors and Systems, Stephen W. Keckler, H. Peter Hofstee, springer, 2009

　　[8] IEEE standarad for SystemVerilog—Unified Hardware Design, Specification, and Verification Language, IEEE computer Society, 2009 (IEEE 1800TM – 2009)