ASIC后端設(shè)計(jì)中的時(shí)鐘樹綜合
加入技術(shù)交流群
2．1 布局階段對(duì)時(shí)序的優(yōu)化考慮
布局的好壞直接影響到時(shí)序的好壞。本設(shè)計(jì)采用時(shí)序驅(qū)動(dòng)布局，時(shí)序驅(qū)動(dòng)布局是基于連續(xù)收斂引擎而設(shè)計(jì)的，工具自動(dòng)的尋找一些最關(guān)鍵路徑，將關(guān)鍵路徑上的單元放得很近，以減小連線長(zhǎng)度來(lái)減小關(guān)鍵路徑時(shí)延，平衡其setup時(shí)間約束，預(yù)先為這些關(guān)鍵路徑留出足夠的布線空間，提高關(guān)鍵信號(hào)線的可布通性。同時(shí)，為了減少擁塞度，對(duì)布局時(shí)的最大密度設(shè)置為70％，限制布局密度。時(shí)序驅(qū)動(dòng)布局采用setPlace-
Mode-timingDriven命令設(shè)置布局模式，plaeeDesign命令執(zhí)行布局。
如果只是依賴工具的時(shí)序驅(qū)動(dòng)布局是不夠的，為了盡量減小時(shí)鐘偏移(Skew)，采取的策略是，在時(shí)序驅(qū)動(dòng)布局的基礎(chǔ)上，進(jìn)行手動(dòng)的布局調(diào)整，根據(jù)時(shí)鐘的不同，將各時(shí)鐘控制的寄存器擺在靠近時(shí)鐘源(Clock-source)差不多遠(yuǎn)的位置。這樣，同一時(shí)鐘到達(dá)各寄存器的時(shí)間差就不會(huì)太大，有利于減少插入buffer的數(shù)量，也有利于Skew的減小。
2．2 時(shí)鐘樹綜合時(shí)的特殊處理
在時(shí)鐘樹綜合之前，需要通過(guò)時(shí)鐘樹約束文件來(lái)設(shè)置綜合需要用到的buffer類型、時(shí)鐘偏移的目標(biāo)值MaxSkew、最大時(shí)延MaxDelay、最小時(shí)延MinDelay、最大扇出MaxFanout、時(shí)鐘樹布線規(guī)則等。本設(shè)計(jì)選用驅(qū)動(dòng)能力為中間值的buffer類型來(lái)做時(shí)鐘樹綜合，因?yàn)轵?qū)動(dòng)能力大的buffer，面積也大，如果插入這種buffer太多，會(huì)對(duì)芯片的功耗和面積產(chǎn)生影響，而且這種buffer對(duì)于上一級(jí)也意味著更大的負(fù)載；驅(qū)動(dòng)能力太小的buffer雖然面積小點(diǎn)，但是會(huì)增加時(shí)鐘級(jí)數(shù)，產(chǎn)生的延時(shí)卻是很大的，所以buffer的選擇一定要適當(dāng)，本設(shè)計(jì)在選用buffer時(shí)，將驅(qū)動(dòng)能力最大的BUFHD20X和驅(qū)動(dòng)能力最小的BUFHDLX去掉不選用。
對(duì)于Skew要求比較嚴(yán)格的設(shè)計(jì)，可以將時(shí)鐘偏移目標(biāo)值MaxSkew設(shè)置盡量小，工具在綜合時(shí)會(huì)盡量的將Skew優(yōu)化到接近到該目標(biāo)值。但一般設(shè)計(jì)中，只要Skew能滿足要求，就不要過(guò)分的將該值設(shè)小，因?yàn)楣ぞ邽榱私咏撃繕?biāo)值會(huì)插入大量的buffer，從而占用太多的面積和太多功耗。因此，本設(shè)計(jì)選用MaxSkew的適當(dāng)值為100ps。
時(shí)鐘樹布線規(guī)則是可以通過(guò)手動(dòng)設(shè)置的，為了讓時(shí)序路徑的布線降低功耗，減小線路的延時(shí)，一般將時(shí)序路徑的布線寬度和間距都設(shè)置的比默認(rèn)值大，本設(shè)計(jì)采取一般信號(hào)線的兩倍寬度和間距來(lái)布時(shí)鐘信號(hào)線。而且在布線的時(shí)候，采取時(shí)鐘樹優(yōu)先布線的策略，充分保證時(shí)鐘樹路徑的布通。經(jīng)過(guò)encounter工具自動(dòng)CTS后的時(shí)鐘樹分布圖如圖3所示。本文引用地址：http://www.2s4d.com/article/187514.htm
2．3 時(shí)鐘樹的手動(dòng)優(yōu)化
工具自動(dòng)的時(shí)鐘樹綜合總是會(huì)有一些skew沒(méi)有滿足設(shè)計(jì)要求，工具自動(dòng)插入的一些buffer也不一定都合理，一般情況下，encounter自動(dòng)綜合產(chǎn)生的時(shí)鐘樹是不滿足要求的，在經(jīng)過(guò)了時(shí)序分析后要進(jìn)行必要的修復(fù)優(yōu)化。總的原則就是想辦法平衡各線路的延時(shí)，一般的優(yōu)化途徑有以下一些：
(1)在時(shí)鐘信號(hào)源(Clock Source)處手動(dòng)添加驅(qū)動(dòng)能力很大的drive cell，因?yàn)闀r(shí)鐘樹一般扇出很大，負(fù)載很大，所以在時(shí)鐘源點(diǎn)處需要驅(qū)動(dòng)能力大的門單元，更大驅(qū)動(dòng)能力的門單元可以明顯減少延時(shí)。
(2)替換(Re_sizing)驅(qū)動(dòng)能力不一樣的單元，尤其是buffer單元。時(shí)鐘樹綜合完成后，經(jīng)過(guò)仔細(xì)的時(shí)序分析后，根據(jù)時(shí)序分析結(jié)果報(bào)告，分析Skew違規(guī)原因，找出導(dǎo)致Skew違規(guī)的路徑，根據(jù)延時(shí)情況來(lái)替換一些驅(qū)動(dòng)能力不同的單元，如buffer等，使其延時(shí)情況與其他時(shí)鐘信號(hào)線相平衡，從而達(dá)到減小Skew的目的。
評(píng)論