利用CPLD解決便攜式產(chǎn)品設計的挑戰(zhàn)

移動電話、便攜式媒體播放器、掌上游戲機和數(shù)碼相機等便攜式產(chǎn)品的激增，使得系統(tǒng)設計人員承受著越來越大的壓力。他們必須不停地開發(fā)提供擁有新特性和功能的產(chǎn)品，并盡量縮短產(chǎn)品的上市時間。那么，CPLD可微為便攜設計帶來哪些好處呢？在為便攜應用選擇邏輯解決方案時，需要考慮哪些主要設計因素呢？
　　
　　手持產(chǎn)品得到了廣泛的應用，例如移動電話、便攜式媒體播放器、掌上游戲機和數(shù)碼相機等便攜式產(chǎn)品的激增，使得系統(tǒng)設計人員承受著越來越大的壓力。他們必須不停地開發(fā)提供擁有新特性和功能的產(chǎn)品，并盡量縮短產(chǎn)品的上市時間。根據(jù)市場情報公司iSuppli的預測，核心半導體產(chǎn)品在上述領域的收入可望由2008年的260億美元增長到2012年的300億美元，相當于4%的復合年增長率(核心器件是由iSuppli公司定義的，如ASSP，ASIC和可編程邏輯器件)。
　　
　　因為要求待機功耗低、電路板尺寸小和成本低，便攜式產(chǎn)品的邏輯功能過去通常是由專用集成電路(ASIC)和專用標準產(chǎn)品(ASSP)來提供，可編程邏輯器件(PLD)的應用相當有限。然而，隨著可編程器件架構的改進、功耗的降低、并采用新的封裝使尺寸變小、成本降低，設計人員開始越來越多地使用PLD，因為與ASIC和ASSP相比，PLD在縮短上市時間和設計靈活性方面具有先天的優(yōu)勢。
　　
　　CPLD的應用
　　
　　在便攜式產(chǎn)品中，復雜可編程邏輯器件(CPLD)一般用于電源上電時序、電平轉換、時序控制、接口轉換，I/O擴展和分立邏輯功能等。CPLD僅需幾微秒就能上電，這使得它能控制系統(tǒng)中其他器件的上電時序。
　　
　　在便攜系統(tǒng)中，CPLD也被用來連接不同工作電壓的多個器件。例如，在移動電話中，微控制器需要與工作在不同電壓的外圍器件、定時器和存儲器連接。最新一代的CPLD可以與3.3V~1.5V之間的不同電壓連接，因為它們有一個獨立于輸出電壓(Vccio)的核心電源電壓(Vccint)。CPLD的每個I/O組可配置成與邏輯器件接口相對應的獨立工作電壓。圖1給出了典型便攜系統(tǒng)中的CPLD的功能。

　　
　　圖1：典型便攜式系統(tǒng)中的CPLD的功能。
　　
　　通用I/O擴展是CPLD可與微控制器、ASIC或ASSP協(xié)同工作的另一個領域，它增加可用I/O的總數(shù)目。CPLD額外的一個優(yōu)點是能與外設接口，還能重復編程。CPLD也可以用做接口轉換，連接諸如I2C、SPI和存儲器的不同接口，以及在便攜系統(tǒng)中實現(xiàn)液晶面板的時序控制。
　　
　　當為便攜式應用選擇邏輯解決方案時，設計人員應考慮的主要因素包括：上市時間、設計的靈活性、待機功耗，電路板尺寸以及系統(tǒng)集成的選擇。
　　
　　上市時間和設計靈活性
　　
　　越來越短的產(chǎn)品生命周期對手持設備設計人員提出了新的挑戰(zhàn)，他們必須提供消費者期望的新產(chǎn)品和新特性。對大批量產(chǎn)品來說，ASIC也許能提供較低的單價，但ASIC的一次性工程費用(NRE)很高，開發(fā)時間很長。如果ASIC的功能出錯，或由于行業(yè)標準或市場需求發(fā)生變化而需要重新開發(fā)設計時，就會再次產(chǎn)生非常高的費用，包括工程資源、新的掩膜板和軟件設計工具。此外，從開始實施新的修改方案到流片，再到批量生產(chǎn)，這過程需要很長時間，通常是幾個月到一年。
　　
　　與ASIC相比，ASSP的NRE較低，因為許多客戶都在使用它們。不過，它們卻限制了設計人員提供產(chǎn)品差異性的能力。
　　
　　CPLD使設計人員能夠進行隨心所欲地開發(fā)、測試和修改設計，而不會產(chǎn)生任何掩膜成本或設計費用。由于CPLD可重復編程的特性，即使設備已經(jīng)安裝在現(xiàn)場，設計人員依然可以使用軟件設計工具在最后一刻修正錯誤并進行產(chǎn)品升級。因此，設計人員能應對不斷變化的要求和標準，并迅速給市場提供新的差異化產(chǎn)品，而無需做任何設計或重新設計電路板。
　　
　　功耗
　　
　　CPLD的功耗通常分為兩個部分：靜態(tài)功耗和動態(tài)功耗。靜態(tài)功耗是指器件中沒有信號跳變情況下消耗的功率。動態(tài)功耗是器件中有信號跳變情況下消耗的功率，且與內部電容，跳轉頻率和跳轉電壓成正比。對便攜式系統(tǒng)而言，待機時間是一個關鍵的設計因素，因為設計人員要盡量減少邏輯電路的靜態(tài)功耗，以盡量延長電池充電或更換的時間間隔。如今的低功耗CPLD的最大靜態(tài)功耗為10~150uA，主要取決于器件的邏輯密度。
　　
　　為進一步減少整個系統(tǒng)的功耗，有些CPLD允許用戶有選擇性地關閉未使用的輸入引腳(稱為“輸入選通”)，包括使能I/O引腳和輸入緩沖器之間的復用器，及其CPLD內的相關電路(如圖2所示)。激活使能信號時，所有的輸入被隔離或處于關閉狀態(tài)，從而使其中任何輸入變化都不會引起內部引腳的變化。因此，即使I/O引腳的輸入在變化，也不會影響器件的內部動態(tài)功耗。