新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設計應用 > FPGA/CPLD設計思想與技巧

FPGA/CPLD設計思想與技巧

作者: 時間:2010-11-09 來源:網絡 收藏

  數據接口的同步方法

  數據接口的同步是設計的一個常見問題,也是一個重點和難點,很多設計不穩(wěn)定都是源于數據接口的同步有問題。

  在電路圖設計階段,一些工程師手工加入BUFT或者非門調整數據延遲,從而保證本級模塊的時鐘對上級模塊數據的建立、保持時間要求。還有一些工程師為了有穩(wěn)定的采樣,生成了很多相差90度的時鐘信號,時而用正沿打一下數據,時而用負沿打一下數據,用以調整數據的采樣位置。這兩種做法都十分不可取,因為一旦芯片更新換代或者移植到其它芯片組的芯片上,采樣實現必須從新設計。而且,這兩種做法造成電路實現的余量不夠,一旦外界條件變換(比如溫度升高),采樣時序就有可能完全紊亂,造成電路癱瘓。

  下面簡單介紹幾種不同情況下數據接口的同步方法:

  1. 輸入、輸出的延時(芯片間、PCB布線、一些驅動接口元件的延時等)不可測,或者有可能變動的條件下,如何完成數據同步?

  對于數據的延遲不可測或變動,就需要建立同步機制,可以用一個同步使能或同步指示信號。另外,使數據通過RAM或者FIFO的存取,也可以達到數據同步目的。

  

  把數據存放在RAM或FIFO的方法如下:將上級芯片提供的數據隨路時鐘作為寫信號,將數據寫入RAM或者FIFO,然后使用本級的采樣時鐘(一般是數據處理的主時鐘)將數據讀出來即可。這種做法的關鍵是數據寫入RAM或者FIFO要可靠,如果使用同步RAM或者FIFO,就要求應該有一個與數據相對延遲關系固定的隨路指示信號,這個信號可以是數據的有效指示,也可以是上級模塊將數據打出來的時鐘。對于慢速數據,也可以采樣異步RAM或者FIFO,但是不推薦這種做法。

  數據是有固定格式安排的,很多重要信息在數據的起始位置,這種情況在通信系統(tǒng)中非常普遍。通訊系統(tǒng)中,很多數據是按照“幀”組織的。而由于整個系統(tǒng)對時鐘要求很高,常常專門設計一塊時鐘板完成高精度時鐘的產生與驅動。而數據又是有起始位置的,如何完成數據的同步,并發(fā)現數據的“頭”呢?

  數據的同步方法完全可以采用上面的方法,采用同步指示信號,或者使用RAM、FIFO緩存一下。

  找到數據頭的方法有兩種,第一種很簡單,隨路傳輸一個數據起始位置的指示信號即可,對于有些系統(tǒng),特別是異步系統(tǒng),則常常在數據中插入一段同步碼(比如訓練序列),接收端通過狀態(tài)機檢測到同步碼后就能發(fā)現數據的“頭”了,這種做法叫做“盲檢測”。

  上級數據和本級時鐘是異步的,也就是說上級芯片或模塊和本級芯片或模塊的時鐘是異步時鐘域的。

  前面在輸入數據同步化中已經簡單介紹了一個原則:如果輸入數據的節(jié)拍和本級芯片的處理時鐘同頻,可以直接用本級芯片的主時鐘對輸入數據寄存器采樣,完成輸入數據的同步化;如果輸入數據和本級芯片的處理時鐘是異步的,特別是頻率不匹配的時候,則只有用處理時鐘對輸入數據做兩次寄存器采樣,才能完成輸入數據的同步化。需要說明的是,用寄存器對異步時鐘域的數據進行兩次采樣,其作用是有效防止亞穩(wěn)態(tài)(數據狀態(tài)不穩(wěn)定)的傳播,使后級電路處理的數據都是有效電平。但是這種做法并不能保證兩級寄存器采樣后的數據是正確的電平,這種方式處理一般都會產生一定數量的錯誤電平數據。所以僅僅適用于對少量錯誤不敏感的功能單元。

  為了避免異步時鐘域產生錯誤的采樣電平,一般使用RAM、FIFO緩存的方法完成異步時鐘域的數據轉換。最常用的緩存單元是DPRAM,在輸入端口使用上級時鐘寫數據,在輸出端口使用本級時鐘讀數據,這樣就非常方便的完成了異步時鐘域之間的數據交換。

  2. 設計數據接口同步是否需要添加約束?

  建議最好添加適當的約束,特別是對于高速設計,一定要對周期、建立、保持時間等添加相應的約束。

  這里附加約束的作用有兩點:

  a. 提高設計的工作頻率,滿足接口數據同步要求。通過附加周期、建立時間、保持時間等約束可以控制邏輯的綜合、映射、布局和布線,以減小邏輯和布線延時,從而提高工作頻率,滿足接口數據同步要求。

  b. 獲得正確的時序分析報告。幾乎所有的FPGA設計平臺都包含靜態(tài)時序分析工具,利用這類工具可以獲得映射或布局布線后的時序分析報告,從而對設計的性能做出評估。靜態(tài)時序分析工具以約束作為判斷時序是否滿足設計要求的標準,因此要求設計者正確輸入約束,以便靜態(tài)時序分析工具輸出正確的時序分析報告。

  Xilinx和數據接口相關的常用約束有Period、OFFSET_IN_BEFORE、OFFSET_IN_AFTER、OFFSET_OUT_BEFORE和OFFSET_OUT_AFTER等;Altera與數據接口相關的常用約束有Period、tsu、tH、tco等。


上一頁 1 2 下一頁

評論


相關推薦

技術專區(qū)

關閉