基于FPGA的語(yǔ)音端點(diǎn)檢測(cè)

　　具體判斷過(guò)程為：(1)在S0狀態(tài)下，E

　　2 實(shí)驗(yàn)結(jié)果

　　實(shí)驗(yàn)時(shí)的聲音樣本采用電腦聲卡采集(16 kHz,8 bit)的“wav“文件, 并對(duì)常用的詞語(yǔ)進(jìn)行實(shí)驗(yàn)。圖2是詞“長(zhǎng)沙”在Matlab上的端點(diǎn)檢測(cè)仿真結(jié)果圖，其中橫坐標(biāo)代表幀號(hào)、縱坐標(biāo)代表幀能量。兩個(gè)字的語(yǔ)音段分別是64～82幀和95～120幀。圖3是詞“長(zhǎng)沙”在QuartusⅡ上仿真的結(jié)果圖，其中num代表每幀的幀號(hào)，start代表語(yǔ)音開(kāi)始的幀號(hào)，end代表語(yǔ)音結(jié)束的幀號(hào)。從圖1、圖2可以看出詞“長(zhǎng)沙”的端點(diǎn)檢查仿真結(jié)果在Quartus Ⅱ上的和Matlab上是一致的，從圖中可以看出改進(jìn)后的端點(diǎn)檢測(cè)方法檢測(cè)效果非常好。

　　本文在加窗的過(guò)程中合理地運(yùn)用了DSP Builder工具，簡(jiǎn)化了硬件的設(shè)計(jì)，同時(shí)也加快了處理速度，是一種很值得借鑒的FPGA加窗方法。在端點(diǎn)判斷的算法上，用改進(jìn)的Lawrence Rabiner端點(diǎn)檢測(cè)法，對(duì)算法門限的計(jì)算和起止點(diǎn)判斷做了改進(jìn)，并用有限狀態(tài)機(jī)實(shí)現(xiàn)了FPGA的設(shè)計(jì)，實(shí)驗(yàn)證明該算法在低信噪比的情況下能準(zhǔn)確地找到語(yǔ)音信號(hào)的起止點(diǎn)。與其他一些端點(diǎn)檢測(cè)方法相比，該算法更加簡(jiǎn)單、穩(wěn)定，所需的存儲(chǔ)空間小，是一種理想的硬件端點(diǎn)檢查方法，對(duì)語(yǔ)音識(shí)別系統(tǒng)的開(kāi)發(fā)和設(shè)計(jì)有一定的參考價(jià)值。