嵌入式MIPS32 M4K處理器內核SRAM接口應用

　　SRAM接口提供了中止指令處理的能力，這種能力可中止M4K內核5段流水線中任何指令處理。這有助于外部系統(tǒng)控制器立即響應外部事件，如中斷請求或通過EJTAG調試接口請求。在處理典型微控制器應用中高度確定性性質時，快速響應外部中斷事件至關重要。

　　對接口信號連接有限的器件提供支持

　　這個功能通常用于接口外設的總線鎖存和總線停止的組合，如ADC。該類型的混合信號器件通常不提供32位位寬的接口。

　　總線鎖存和總線停止

　　SRAM接口提供輸入控制信號，在外部存儲控制器禁用這個信號之前鎖住數據總線，以防止CPU進一步寫處理。由此，可不用擔心多線程存儲周期的損害。SRAM接口還提供控制信號，利于總線停止，使設計師將速度更慢的存儲器和外設連接到系統(tǒng)成為可能。這些器件可包括速度更慢的非易失性RAM和混合信號器件，在將請求的數據傳送到總線之前，它們需要更多的等待時間。

　　緩存關聯(lián)信號

　　雖然M4K內核不包含任何高速緩存，但仍能指明出現在地址總線上的當前存儲器地址是否可以進行緩存。外部存儲控制器能夠利用這些狀態(tài)信號實現L2高速緩存結構。

　　M4K SRAM接口在微控制器領域的應用

　　利用上述這些功能，設計師們能夠對于微控制器系統(tǒng)環(huán)境中使用M4K SRAM接口的多種優(yōu)勢有所認識。

　　首先，緊密耦合的接口意味著大多數處理任務是在單時鐘周期內完成的。除非當設計師執(zhí)行總線停止時，需要考慮速度較慢的存儲器件的完成周期。而且，連接到該接口的控制邏輯必須只能處理指令和數據，以使整個邏輯設計不那么復雜。另外，可能還要鎖住總線，使原子處理的完成能夠不受排隊周期的影響。SRAM指令執(zhí)行速度要比DRAM快得多。Cold-Fire5329處理器內部集成了32 KB的SRAM，本設計方案將充分利用處理器片內SRAM來對解碼程序進行優(yōu)化。首先對源代碼中的主要解碼函數進行分析，如表1所列?？梢钥吹津寗訉懞瘮?write)、子帶綜合(MPEGSUB_synthesis)、反向修正離散余弦變換(imdct_I)和快速離散余弦變換(fast_dct)對處理器資源消耗較大，幾乎占用80%的解碼時間。根據分析結果，分別把音頻驅動程序和上述解碼函數放進SRAM中執(zhí)行，以提高流媒體解碼器的執(zhí)行速度，降低其對處理器資源的消耗。

　　固定映射表(FMT)可減少外部存儲控制器所需的邏輯和解碼量。除了存儲器映像外設，以及對微控制器可用的存儲器件絕對尺寸外，有源區(qū)都在定義的邊界之內。

　　在雙模操作下，指令提取路徑和數據讀/寫路徑是獨立的。這些獨立的數據通道有助于存儲控制器邏輯優(yōu)化存儲器件的類型和尺寸。

　　中止流水線中，任何處理的能力都有助于在調試環(huán)境中實現快速響應和精確的斷點控制。

　　基本上，L2緩存可以使用M4K內核的本地信號執(zhí)行，從而簡化L2緩存控制器。