基于DSP開發(fā)系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)
4 復(fù)位電路設(shè)計(jì)
復(fù)位電路是在系統(tǒng)上電或程序跑飛時(shí)對(duì)系統(tǒng)自動(dòng)或手動(dòng)的初始化。該設(shè)計(jì)采用TI公司推出的三端監(jiān)控芯片TPS3307系列來實(shí)現(xiàn)系統(tǒng)初始化和電源監(jiān)控功能。TMS320F28335采用1.8 V或1.9 V內(nèi)核電壓,3.3 V I/O電壓。利用TPS3307-18來實(shí)現(xiàn)對(duì)系統(tǒng)的自動(dòng)和手動(dòng)復(fù)位。SEN SE1,SENSE2和SENSE3管腳分別對(duì)3.3V I/O電壓、1.8 V內(nèi)核電壓和3.3 V模擬電壓監(jiān)控。手動(dòng)復(fù)位引腳接至復(fù)位鍵,當(dāng)按下時(shí)



5 結(jié)語
基于DSP開發(fā)系統(tǒng)的PCB設(shè)計(jì)對(duì)最終系統(tǒng)的性能有著重要的影響。特別是對(duì)于DSP,管腳多且管腳間的間距小,導(dǎo)致布線時(shí)線間距受到限制,容易受到干擾。為了有效抑制干擾,在布局時(shí)輸入時(shí)鐘應(yīng)盡可能靠近DSP,使其輸入線路盡可能短,并使晶振外殼接地;為了減小芯片上的電源電壓瞬時(shí)過沖,在電源的輸入端使用去耦電容;電源是系統(tǒng)的主要干擾源,使用旁路電容及去耦電容來盡量減小電源對(duì)系統(tǒng)的影響。在設(shè)計(jì)中,可以利用0.1μF的電容來避免內(nèi)在的振動(dòng)和高頻噪聲,利用10~100μF的旁路電容減小電壓輸出的脈動(dòng)。基于以上考慮,DSP開發(fā)系統(tǒng)才能夠穩(wěn)定可靠地運(yùn)行。
評(píng)論