xilinx fpga 文章最新資訊

FPGA：22年從配角到主角

任何一個從事后看來很成功的新事物從誕生到發(fā)展壯大都不可避免地經(jīng)歷過艱難的歷程并可能成為被研究的案例，F(xiàn)PGA也不例外。1985年，當全球首款FPGA產(chǎn)品——XC2064誕生時，注定要使用大量芯片的PC機剛剛走出硅谷的實驗室進入商業(yè)市場，因特網(wǎng)只是科學家和政府機構(gòu)通信的神秘鏈路，無線電話笨重得像磚頭，日后大紅大紫的Bill Gates正在為生計而奮斗，創(chuàng)新的可編程產(chǎn)品似乎并沒有什么用武之地。　　事實也的確如此。最初，F(xiàn)PGA只是用于膠合邏輯，從膠合邏輯到算法
關(guān)鍵字：嵌入式系統(tǒng) 單片機 FPGA 嵌入式

賽靈思面向最新VIRTEX-5 LXT平臺推出完整的邏輯設(shè)計解決方案

最新的8.2i升級了ISE，PlanAhead和Chipscope Pro設(shè)計軟件加速設(shè)計收斂并為Virtex-5 LXT FPGA提供增強的生產(chǎn)力 2006 年 11月 14日，北京 ——全球可編程邏輯解決方案領(lǐng)導(dǎo)廠商賽靈思公司 (Xilinx, Inc. (NASDAQ:
關(guān)鍵字：嵌入式新聞 XILINX 專題FPGA 65量產(chǎn)

賽靈思推出新型完整FPGA解決方案簡化存儲器接口設(shè)計

2007年6月7日，北京 ——全球可編程解決方案領(lǐng)導(dǎo)廠商賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX)）今天宣布推出支持DDR2 SDRAM接口的低成本Spartan-3A FPGA開發(fā)套件、支持多種高性能存儲器接口（I/Fs）的Virtex-5 FPGA 開發(fā)平臺(ML-561) ，以及存儲器接口生成器（MIG）軟件1.7版本。這些完整的解決方案使FPGA用戶能夠快速實施并驗證在不同數(shù)據(jù)速率和總線寬度下的專用存儲器接口設(shè)計，從而加快產(chǎn)品的上市時間。這些包括器件特性描述、數(shù)據(jù)輸入電
關(guān)鍵字：嵌入式新聞 XILINX 專題FPGA 65量產(chǎn)

SYNPLICITY-XILINX聯(lián)合工作組將進一步優(yōu)化65納米FPGA設(shè)計方案

領(lǐng)先的半導(dǎo)體設(shè)計與驗證軟件供應(yīng)商Synplicity公司和全球領(lǐng)先的可編程邏輯解決方案供應(yīng)商賽靈思(Xilinx)公司日前宣布進一步擴大超高容量聯(lián)合工作組的工作范圍，將涉足面積縮減及功耗降低問題，致力于為65納米FPGA設(shè)計方案提供一鍵式設(shè)計流程。一年多來，兩家公司密切合作，定義并實施了眾多全新的解決方案，以盡可能提高賽靈思65納米Virtex-5 FPGA中超高密度設(shè)計方案的結(jié)果質(zhì)量與效率。Synplicity-Xilinx聯(lián)合工作組于2006 年5
關(guān)鍵字：嵌入式新聞 XILINX 專題FPGA65量產(chǎn)

數(shù)字差分BPSK擴頻接收機的設(shè)計與FPGA實現(xiàn)

本文提出了一種全數(shù)字差分BPSK擴頻接收機的實現(xiàn)方案，通過Simulink仿真驗證了該方案具有較低的誤碼率。
關(guān)鍵字： FPGA 實現(xiàn) 設(shè)計接收機 BPSK 擴頻數(shù)字差分

利用FPGA實現(xiàn)UART的設(shè)計

引言　　隨著計算機技術(shù)的發(fā)展和廣泛應(yīng)用，尤其是在工業(yè)控制領(lǐng)域的應(yīng)用越來越廣泛，計算機通信顯的尤為重要。串行通信雖然使設(shè)備之間的連線大為減少，但隨之帶來串／并轉(zhuǎn)換和位計數(shù)等問題，這使串行通信技術(shù)比并行通信技術(shù)更為復(fù)雜。串／并轉(zhuǎn)換可用軟件實現(xiàn)，也可用硬件實現(xiàn)。用軟件實現(xiàn)串行傳送大多采用循環(huán)移位指令將一個字節(jié)由高位到低位(或低位到高位)一位一位依次傳送，這種方法雖然簡單但速度慢，而且大量占用CPU的時間，影響系統(tǒng)的性能。更為方便的實現(xiàn)方法是用硬件，目前微處理器串行接口常用的LSI 芯片是UART(通用異
關(guān)鍵字：嵌入式系統(tǒng) 單片機 UART FPGA

基于FPGA的八位RISC CPU的設(shè)計

1 引言　　隨著數(shù)字通信和工業(yè)控制領(lǐng)域的高速發(fā)展，要求專用集成電路（ASIC）的功能越來越強，功耗越來越低，生產(chǎn)周期越來越短，這些都對芯片設(shè)計提出了巨大的挑戰(zhàn)，傳統(tǒng)的芯片設(shè)計方法已經(jīng)不能適應(yīng)復(fù)雜的應(yīng)用需求了。SoC（System on a Chip）以其高集成度，低功耗等優(yōu)點越來越受歡迎。開發(fā)人員不必從單個邏輯門開始去設(shè)計ASIC，而是應(yīng)用己有IC芯片的功能模塊，稱為核（core），或知識產(chǎn)權(quán)（IP）宏單元進行快速設(shè)計，效率大為提高。CPU 的IP
關(guān)鍵字：嵌入式系統(tǒng) 單片機 RISC CPU FPGA

PCI Express的市場、趨勢和應(yīng)用

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： Inc. Xilinx PCIExpress

Altera首次實現(xiàn)了對關(guān)鍵工業(yè)以太網(wǎng)協(xié)議的FPGA IP支持

　　Altera公司日前宣布為工業(yè)自動化應(yīng)用中的以太網(wǎng)通信協(xié)議提供FPGA支持，這些應(yīng)用包括ProfiNet、Ethernet/IP、Modbus-IDA、EtherCAT、SERCOS III接口和Ethernet Powerlink等。這些關(guān)鍵通信協(xié)議的知識產(chǎn)權(quán)(IP)內(nèi)核現(xiàn)在可以在Altera低成本Cyclone®系列FPGA中實現(xiàn)。　　設(shè)計人員利用工業(yè)以太網(wǎng)IP內(nèi)核可以在一塊電路板上實現(xiàn)任何標準，這不但減小了外形尺寸，而且節(jié)省了時間。系統(tǒng)OEM能夠以高性價比方式在其自動化產(chǎn)品中增加工業(yè)
關(guān)鍵字：工業(yè)以太網(wǎng) FPGA IP 嵌入式工業(yè)控制

基于FPGA的智能控制器設(shè)計及測試方法研究

摘要：通過模糊自整定PID控制器的設(shè)計，本文提出了一種基于VHDL描述、DSP Builder和Modelsim混合仿真、FPGA實現(xiàn)的智能控制器設(shè)計及測試新方法。首先，通過MATLAB仿真，得出智能控制器的結(jié)構(gòu)和參數(shù)。然后，基于VHDL進行智能控制器的數(shù)字化實現(xiàn)及其開環(huán)測試。在此基礎(chǔ)上，通過分析一般智能控制器的測試特點，采用DSP Builder構(gòu)建閉環(huán)測試系統(tǒng)，Modelsim運行DSP Builder生成文件來驗證QuartusII中所做VHDL設(shè)計的測試方法。實驗表明，該測試方法能有效模擬控制器的
關(guān)鍵字：嵌入式系統(tǒng) 單片機 FPGA 智能控制器嵌入式

Stratix II FPGA系統(tǒng)電源設(shè)計

基于MAX1951的諸多特點，本文給出了采用該器件為Stratix II FPGA系統(tǒng)供電以降低其功耗的設(shè)計方案。
關(guān)鍵字：電源設(shè)計系統(tǒng) FPGA II Stratix

Altera宣布其Cyclone III FPGA提供對EtherCAT IP支持

　　Altera公司日前宣布為EtherCAT技術(shù)協(xié)會的EtherCAT協(xié)議提供知識產(chǎn)權(quán)(IP)支持。此前IP是針對Cyclone® II器件，現(xiàn)在將針對Altera新的低成本、低功耗Cyclone III FPGA。　　EtherCAT技術(shù)協(xié)會執(zhí)行總監(jiān)Martin Rostan說：“在競爭非常激烈的工廠自動化設(shè)備市場上，企業(yè)正在尋找能夠迅速突出產(chǎn)品優(yōu)勢的新功能和特性。Cyclone III FPGA實現(xiàn)對EtherCAT的支持，使設(shè)計人員能夠以高性價比方式，輕松加入實時以太網(wǎng)功能?！? 　　
關(guān)鍵字：嵌入式系統(tǒng) 單片機 Altera FPGA Cyclone EtherCAT IP 嵌入式

利用FPGA實現(xiàn)UART的設(shè)計

引言　　隨著計算機技術(shù)的發(fā)展和廣泛應(yīng)用，尤其是在工業(yè)控制領(lǐng)域的應(yīng)用越來越廣泛，計算機通信顯的尤為重要。串行通信雖然使設(shè)備之間的連線大為減少，但隨之帶來串／并轉(zhuǎn)換和位計數(shù)等問題，這使串行通信技術(shù)比并行通信技術(shù)更為復(fù)雜。串／并轉(zhuǎn)換可用軟件實現(xiàn)，也可用硬件實現(xiàn)。用軟件實現(xiàn)串行傳送大多采用循環(huán)移位指令將一個字節(jié)由高位到低位(或低位到高位)一位一位依次傳送，這種方法雖然簡單但速度慢，而且大量占用CPU的時間，影響系統(tǒng)的性能。更為方便的實現(xiàn)方法是用硬件，目前微處理器串行接口常用的LSI 芯片是UART(通用異
關(guān)鍵字：嵌入式系統(tǒng) 單片機 FPGA UART 嵌入式

降低FPGA功耗的設(shè)計

　　使用這些設(shè)計技巧和ISE功能分析工具來控制功耗　　新一代 FPGA的速度變得越來越快，密度變得越來越高，邏輯資源也越來越多。那么如何才能確保功耗不隨這些一起增加呢？很多設(shè)計抉擇可以影響系統(tǒng)的功耗，這些抉擇包括從顯見的器件選擇到細小的基于使用頻率的狀態(tài)機值的選擇等。　　為了更好地理解本文將要討論的設(shè)計技巧為什么能夠節(jié)省功耗，我們先對功耗做一個簡單介紹。　　功耗包含兩個因素：動態(tài)功耗和靜態(tài)功耗。動態(tài)功耗是指對器件內(nèi)的容性負載充放電所需的功耗。它很大程度上取決于頻率、電壓和負載
關(guān)鍵字：嵌入式系統(tǒng) 單片機 FPGA 功耗嵌入式

擴頻通信系統(tǒng)的FPGA實現(xiàn)

　　擴頻通信自上世紀50年代中期被美國軍方開始研究以來，一直為軍事通信所獨占，廣泛應(yīng)用于軍事通信、電子對抗以及導(dǎo)航、測量等各個領(lǐng)域。進入上世紀90年代以后，擴頻通信又開始向各種民用通信領(lǐng)域發(fā)展，典型的如CDMA和GPS等。應(yīng)用最廣的是直接序列擴頻方式(DSSS)。它是將待傳送的信息數(shù)據(jù)被偽隨機碼調(diào)制，實現(xiàn)頻譜擴展后再傳輸，接收端則采用相同的編碼進行解調(diào)及相關(guān)處理，恢復(fù)原始信息數(shù)據(jù)。　　本文采用VHDL語言、Altera公司的集成開發(fā)環(huán)境QuartusII 6.0和Cyclone系列芯片EPlC3T14
關(guān)鍵字：通訊無線網(wǎng)絡(luò) FPGA 無線通信

共6803條 429/454 |‹ « 427 428 429 430 431 432 433 434 435 436 » ›|

xilinx fpga介紹

　　Xilinx FPGA 　　Xilinx FPGA主要分為兩大類，一種側(cè)重低成本應(yīng)用，容量中等，性能可以滿足一般的邏輯設(shè)計要求，如Spartan系列；還有一種側(cè)重于高性能應(yīng)用，容量大，性能能滿足各類高端應(yīng)用，如Virtex系列，用戶可以根據(jù)自己實際應(yīng)用要求進行選擇。在性能可以滿足的情況下，優(yōu)先選擇低成本器件。　　Xilinx FPGA可編程邏輯解決方案縮短了電子設(shè)備制造商開發(fā)產(chǎn)品的時間 [ 查看詳細 ]