soc 2 type ii 文章最新資訊

SoC設(shè)計：復(fù)雜性為驗證提出更高要求

由于片上系統(tǒng)(SoC)設(shè)計變得越來越復(fù)雜，驗證面臨著巨大的挑戰(zhàn)。大型團隊不斷利用更多資源來尋求最高效的方法，從而將新的方法學(xué)與驗證整合在一起，并最終將設(shè)計與驗證整合在一起。雖然我們知道實現(xiàn)驗證計劃幾乎占去了整個芯片設(shè)計工作的2/3，但是我們還是發(fā)現(xiàn)有團隊遲交芯片，錯過計劃的流片最終期限。這種疏忽可能造成嚴重的商業(yè)后果，因為這意味著硬件和軟件錯誤經(jīng)常被遺漏，直到設(shè)計周期的晚期。為了創(chuàng)建一個全面的驗證解決方案，我們首先必須認識到設(shè)計工程師和驗證工程師所面臨的分歧和挑戰(zhàn)。在這個過程中，我們發(fā)現(xiàn)某些
關(guān)鍵字：嵌入式系統(tǒng) 單片機 SoC 復(fù)雜性片上系統(tǒng) SoC ASIC

基于RVM的層次化SoC芯片平臺的設(shè)計及應(yīng)用

本文介紹了Synopsys的RVM驗證方法學(xué)，采用Vera硬件驗證工具以及OpenVera驗證語言建立目標模型環(huán)境，自動生成激勵，完成自核對測試、覆蓋率分析等工作。
關(guān)鍵字： RVM SoC 芯片

三種常用SoC片上總線的分析與比較

嵌入式系統(tǒng)是當今計算機工業(yè)發(fā)展的一個熱點。隨著超大規(guī)模集成電路的迅速發(fā)展，半導(dǎo)體工業(yè)進入深亞微米時代，器件特征尺寸越來越小，芯片規(guī)模越來越大，可以在單芯片上集成上百萬到數(shù)億只晶體管。如此密集的集成度使我們現(xiàn)在能夠在一小塊芯片上把以前由CPU和若干I/O接口等數(shù)塊芯片實現(xiàn)的功能集成起來，由單片集成電路構(gòu)成功能強大的、完整的系統(tǒng)，這就是我們通常所說的片上系統(tǒng)SoC（System on Chip）。由于功能完整，SoC逐漸成為嵌入式系統(tǒng)發(fā)展的主流。　　SoC相比板上系統(tǒng)，具有許
關(guān)鍵字：嵌入式系統(tǒng) 單片機 SoC 總線 Avalon 嵌入式

基于模式的SoC設(shè)計方法研究

引　言　　SoC(system on chip) 是微電子技術(shù)發(fā)展的一個新的里程碑，SoC不再是一種功能單一的單元電路，而是將信號采集、處理和輸出等完整的系統(tǒng)集成在一起，成為一個有專用目的的電子系統(tǒng)單片。其設(shè)計思想也有別于IC，在一個或若干個單片上完成整個系統(tǒng)的功能。　　SoC開發(fā)和設(shè)計存在一些問題，如描述語言不統(tǒng)一、抽象層次低、仿真速度慢、可重用性差、設(shè)計性能無法保障、RTL級發(fā)現(xiàn)的問題需要重新進行整個的設(shè)計流程才能解決，因此SoC的建模與設(shè)計的方法成為當前刻不容緩的課題。上述種種問題與曾經(jīng)困
關(guān)鍵字：嵌入式系統(tǒng) 單片機 SoC 面向?qū)ο?/a> SystemC 嵌入式

基于FPGA的步進電機正弦波細分驅(qū)動器設(shè)計

摘要：本設(shè)計應(yīng)用Altera 公司的Cyclone II系列的FPGA（現(xiàn)場可編程門陣列）實現(xiàn)了對步進電機正弦波可變細分控制，并在FPGA中進行了具體驗證和實現(xiàn)。該方案綜合運用了電流跟蹤型SPWM技術(shù)、PI調(diào)節(jié)、片上可編程系統(tǒng)SOPC技術(shù)、EDA技術(shù)等。步進電機控制系統(tǒng)用FPGA實現(xiàn)了Nios II軟核處理器與硬件邏輯電路集于一體，發(fā)揮了處理器的靈活性和數(shù)字邏輯電路高速性，有效地解決了步距角的高細分問題，細分數(shù)最高達4096，而且細分數(shù)可自動調(diào)節(jié)。實驗
關(guān)鍵字：嵌入式系統(tǒng) 單片機步進電機驅(qū)動器 Nios II 嵌入式

基于雙Nios II的紅外圖像實時Otsu局部遞歸分割算法設(shè)計

摘要：針對傳統(tǒng)Otsu局部遞歸分割方法很難實時實現(xiàn)的局限性，提出了一種適合現(xiàn)場可編程門陣列(FPGA)中Nios II軟核處理器實現(xiàn)的快速Otsu局部遞歸分割算法，該算法的思路是把一次Otsu分割得到的目標區(qū)域作為新的圖像再進行一次Otsu分割，得到的結(jié)果作為最終分割閾值．利用并行Nios II和VHDL實現(xiàn)的硬件加速邏輯協(xié)同設(shè)計保證算法的實時實現(xiàn)。實驗結(jié)果表明，在不同的背景下，利用本文設(shè)計能夠?qū)崟r穩(wěn)定地對目標分割提取，具有較好的魯棒性。關(guān)鍵字：FPGA&nb
關(guān)鍵字：嵌入式系統(tǒng) 單片機 FPGA Nios II 0tsu分割局部遞歸嵌入式

μC/OS-II下通用驅(qū)動框架的設(shè)計與實現(xiàn)

μC/OS-II下通用驅(qū)動框架的設(shè)計與實現(xiàn),在μC/OS-II下，設(shè)計了一個通用的設(shè)備管理模型，稱為通用驅(qū)動框架，通過該驅(qū)動框架，可以實現(xiàn)對硬件設(shè)備的統(tǒng)一、一致的管理，同時，也為上層應(yīng)用程序提供了統(tǒng)一、一致的設(shè)備訪問接口，并在以ARM7TDMI-S為核心的LPC2210微控制器開發(fā)板上給出了一例實現(xiàn)。
關(guān)鍵字：設(shè)計實現(xiàn) 框架驅(qū)動通用 C/OS-II

擴大ARM SoC的驗證覆蓋縮短仿真時間

驗證復(fù)雜的SoC設(shè)計要耗費極大的成本和時間。據(jù)證實，驗證一個設(shè)計所需的時間會隨著設(shè)計大小的增加而成倍增加。在過去的幾年中，出現(xiàn)了很多的技術(shù)和工具，使驗證工程師可以用它們來處理這類問題。但是，這些技術(shù)中很多基于動態(tài)仿真，并依靠電路操作來發(fā)現(xiàn)設(shè)計問題，因此設(shè)計者仍面臨為設(shè)計創(chuàng)建激勵的問題。　　設(shè)計者可以使用運行在處理器上的固件作為驗證仿真激勵的一部分，這也是目前通常采用的方法----使用全功能處理器模型。與在HDL中編寫激勵相比，固件作為激勵速度更快，并且更容易創(chuàng)建
關(guān)鍵字：嵌入式系統(tǒng) 單片機 ARM SoC 仿真嵌入式

如何利用嵌入式軟件設(shè)計SoC

美國Globalpress公司舉辦的2007電子高峰會議上，舉辦了一場SoC(系統(tǒng)芯片)的專題討論會：設(shè)計師如何利用嵌入式軟件作為SoC器件設(shè)計的關(guān)鍵。會議上的專家各抒己見?！　⊥暾桨副葐蝹€硬件重要主持人: Gartner公司的高級分析師John Barber軟件在嵌入式產(chǎn)品中的份量越來越重。自2000年來，價值觀念發(fā)生了巨大的變化，2000年以前，主張是器件，即讓我們的器件與競爭對手的性能、品質(zhì)進行對比具有優(yōu)勢，這就是那時形成鮮明特色的關(guān)鍵。現(xiàn)今，制造商和客戶需要的是解決方案，而不僅僅是器件。我的價值
關(guān)鍵字：嵌入式系統(tǒng) 單片機 0707_A 雜志_技術(shù)長廊 SoC

基于RVM的層次化SoC芯片驗證平臺設(shè)計及應(yīng)用

本文以SIM卡控制模塊的功能驗證為例，介紹了運用Synopsys Vera驗證工具以及RVM驗證方法學(xué)快速高效地搭建高質(zhì)量驗證平臺的方法。文中詳細介紹了RVM驗證方法學(xué)以及RVM驗證平臺的結(jié)構(gòu)。
關(guān)鍵字： RVM SoC 芯片驗證平臺設(shè)計

Nios SoC系統(tǒng)中的BCH編解碼IP核的設(shè)計

引言　　循環(huán)碼是最重要的一類線性分組糾錯碼，而BCH碼又是目前發(fā)現(xiàn)的性能很好且應(yīng)用廣泛的循環(huán)碼，它具有嚴格的代數(shù)理論，對它的理論研究也非常透徹。BCH碼的實現(xiàn)途徑有軟件和硬件兩種。軟件實現(xiàn)方法靈活性強且較易實現(xiàn)，但硬件實現(xiàn)方法的工作速度快，在高數(shù)據(jù)速率和長幀應(yīng)用場合時具有優(yōu)勢。FPGA(現(xiàn)場可編程門陣列)為DSP算法的硬件實現(xiàn)提供了很好的平臺，但如果單獨使用一片F(xiàn)PGA實現(xiàn)BCH編解碼，對成本、功耗和交互速度都不利。最新的SoC(片上系統(tǒng))設(shè)計方法可以很好地解決這個問題。
關(guān)鍵字：嵌入式系統(tǒng) 單片機 Nios SoC BCH編解碼 IP核

Stratix II FPGA系統(tǒng)電源設(shè)計

基于MAX1951的諸多特點，本文給出了采用該器件為Stratix II FPGA系統(tǒng)供電以降低其功耗的設(shè)計方案。
關(guān)鍵字：電源設(shè)計系統(tǒng) FPGA II Stratix

基于μC／OS-II嵌入式系統(tǒng)的低功耗開發(fā)

　　隨著嵌入式系統(tǒng)應(yīng)用的日益廣泛，如何實現(xiàn)嵌入式系統(tǒng)的低功耗開發(fā)已經(jīng)成為嵌入式應(yīng)用發(fā)展的關(guān)鍵技術(shù)之一，是近幾年來人們在嵌入式系統(tǒng)的設(shè)計中普遍關(guān)注的難點與熱點。嵌入式系統(tǒng)正被廣泛應(yīng)用于移動性較強的產(chǎn)品中去，而這些產(chǎn)品不是一直有充足的電源供應(yīng)，往往需要電池來供電，因此，設(shè)計人員需要從每一個細節(jié)來考慮降低系統(tǒng)的功率消耗，從各個方面去實現(xiàn)降低系統(tǒng)的功耗。同時功耗對終端設(shè)備的成本及體積大小有顯著影響。　　本文結(jié)合FM電臺手持式測試儀這一實例，從系統(tǒng)硬件設(shè)計、系統(tǒng)軟件設(shè)計、利用內(nèi)核擴展接口和產(chǎn)品應(yīng)用特點這四個方
關(guān)鍵字：嵌入式系統(tǒng) 單片機 μC／OS-II 低功耗開發(fā) 嵌入式

“首個”無線傳感器網(wǎng)絡(luò)SoC問世

Dust Networks公司在Electronica大會上發(fā)布了世上首個無線傳感器網(wǎng)絡(luò)系統(tǒng)級芯片(SoC)。Dust Networks在這張名為“智能塵?！钡男酒霞闪藰?gòu)建分配式傳感器網(wǎng)絡(luò)所需的所有硬件和軟件功能，并表示它的功耗比Zigbee要低5倍，使系統(tǒng)不再需要路由器，而且使在現(xiàn)有網(wǎng)絡(luò)上添加新傳感器的總成本降低了10倍。 Dust Networks公司創(chuàng)始人之一，電氣工程師Rob Conant說：“我們的ASIC的功耗比使用802.15.4無線電
關(guān)鍵字：傳感器傳感器專題無線 SoC ASIC

Bluesocket借助Wind River Linux平臺加快產(chǎn)品上市速度

全球領(lǐng)先的設(shè)備軟件優(yōu)化（DSO）廠商風(fēng)河系統(tǒng)公司日前宣布，Bluesocket通過采用Wind River Platform for Network Equipment, Linux Edition，顯著加快了產(chǎn)品上市速度，并且能夠更專注于其核心競爭力的提高。Wind River Platform for Network Equipment, Linux Editio
關(guān)鍵字： Bluesocket Linux River Wind 單片機嵌入式系統(tǒng) SoC ASIC