siemens eda 文章最新資訊

ARM與Cadence簽署了新的EDA技術(shù)應(yīng)用長(zhǎng)期協(xié)議

　　ARM與Cadence設(shè)計(jì)系統(tǒng)公司(NASDAQ: CDNS)日前宣布成功流片了業(yè)界首款基于ARM CortexTM-A15 MPCoreTM 處理器的20納米設(shè)計(jì)。該測(cè)試芯片面向TSMC的20納米工藝，由來(lái)自ARM、Cadence與TSMC的工程師使用Cadence RTL-to-signoff流程共同開(kāi)發(fā)完成。今天的聲明是ARM和Cadence在優(yōu)化Cortex-A15處理器設(shè)計(jì)流程方面合作18個(gè)月的成果。　　“Cortex-A15是我們迄今為止最高級(jí)的ARM處理器。ARM一直致力
關(guān)鍵字： Cadence EDA

SpringSoft發(fā)表Verdi VIA交流平臺(tái)

全球IC設(shè)計(jì)的EDA供貨商SpringSoft今日發(fā)表了Verdi協(xié)作應(yīng)用平臺(tái)(Verdi Interoperability Apps, VIA)，這是一個(gè)在Verdi自動(dòng)偵錯(cuò)系統(tǒng)上建立及分享定制應(yīng)用程序的開(kāi)放式平臺(tái)。這項(xiàng)由SpringSoft所提出的創(chuàng)舉，是EDA業(yè)界走向開(kāi)放架構(gòu)及著重各軟件間相互操作性(Interoperability)的重要里程碑。此平臺(tái)讓使用者能在業(yè)界最受歡迎之偵錯(cuò)軟件的知識(shí)數(shù)據(jù)庫(kù)中任意提取設(shè)計(jì)信息，并建構(gòu)了免費(fèi)的交流平臺(tái)讓工程師們分享開(kāi)放來(lái)源碼的應(yīng)用程序。
關(guān)鍵字： SpringSoft EDA Verdi VIA

VHDL語(yǔ)言在FPGA／CPLD開(kāi)發(fā)中的應(yīng)用

摘　要】　通過(guò)設(shè)計(jì)實(shí)例詳細(xì)介紹了用VHDL（VHSIC Hardware DescriptionLanguage）語(yǔ)言開(kāi)發(fā)FPGA／CPLD的方法，以及與 ...
關(guān)鍵字： VHDL FPGA CPLD EDA

數(shù)據(jù)中心非標(biāo)設(shè)備EDA布線(xiàn)的解決方案

EDA在通信行業(yè)（電信）里的另一個(gè)解釋是企業(yè)數(shù)據(jù)架構(gòu)，EDA給出了一個(gè)企業(yè)級(jí)的數(shù)據(jù)架構(gòu)的總體視圖，并按照電信企業(yè)的特征，進(jìn)行了框架和層級(jí)的劃分。 EDA是電子設(shè)計(jì)自動(dòng)化（ElectrONic Design Automation）的縮寫(xiě)，在
關(guān)鍵字： EDA 數(shù)據(jù)中心設(shè)備布線(xiàn)

思源科技發(fā)布Verdi VIA交流平臺(tái)

　　VIA交流平臺(tái)包含了最新設(shè)計(jì)并可連結(jié)思源標(biāo)準(zhǔn)資料庫(kù)的應(yīng)用程式介面(API)與一個(gè)專(zhuān)屬網(wǎng)站，該網(wǎng)站可讓使用者下載VIA介面、程式工具、以及能在建立Verdi客制化程式時(shí)使用的元件庫(kù)。目前已擁有超過(guò)六十個(gè)函數(shù)(functions)和程序(procedures)，以及三十支以上的應(yīng)用程式提供下載。
關(guān)鍵字：思源科技 EDA

EDA技術(shù)在數(shù)字系統(tǒng)設(shè)計(jì)分析中的應(yīng)用

隨著電子工程與計(jì)算機(jī)科學(xué)（EECS）的迅猛發(fā)展，數(shù)字電路系統(tǒng)的發(fā)展也十分迅速。電子器件在最近幾十年經(jīng)歷了從小規(guī)模集成電路（SSI）、中規(guī)模集成電路（MSI）到大規(guī)模集成電路（LSI）以至超大規(guī)模集成電路（VLSI）的發(fā)
關(guān)鍵字： EDA 數(shù)字系統(tǒng) 設(shè)計(jì)分析中的應(yīng)用

555定時(shí)器的應(yīng)用及OrCAD/PSpice仿真

摘要:分析了555定時(shí)器內(nèi)部結(jié)構(gòu)及其工作原理,利用OrCAD/PSpice對(duì)555定時(shí)器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器、施密特觸發(fā)器 ...
關(guān)鍵字： 555定時(shí)器 EDA OrCAD Pspice 10.5 瞬態(tài)分析

Mentor Graphics公司Tech Design Forum China 2011技術(shù)論壇圓滿(mǎn)舉辦

??????? 全球首屈一指的EDA電子自動(dòng)化廠商—Mentor Graphics公司宣布，備受關(guān)注的行業(yè)技術(shù)論壇Tech Design Forum China 2011巡展分別于8月31日和9月8日在上海環(huán)球金融中心和北京五洲皇冠假日酒店圓滿(mǎn)舉辦。如今，設(shè)計(jì)工程師和經(jīng)理在動(dòng)蕩不安的經(jīng)濟(jì)和技術(shù)浪潮中沉浮，歷年如期舉辦的EDA Tech Forum 始終是信息、支持和教育領(lǐng)域的一盞明燈，今年EDA Tech Forum發(fā)展演進(jìn)
關(guān)鍵字： Mentor Graphics EDA

片上系統(tǒng)（SOC）設(shè)計(jì)與EDA

利用EDA工具和硬件描述語(yǔ)言（HDL），根據(jù)產(chǎn)品的特定要求設(shè)計(jì)性能價(jià)格比高的片上系統(tǒng)，是目前國(guó)際上廣泛使用的方法。與傳統(tǒng)的設(shè)計(jì)方法不同，在設(shè)計(jì)開(kāi)始階段并不一定需要具體的單片微控制器（MCU）和開(kāi)發(fā)系統(tǒng)(仿真器)以
關(guān)鍵字： SOC EDA 片上系統(tǒng)

MathWorks HDL工具新添Xilinx FPGA硬件驗(yàn)證功能

MathWorks 日前宣布適用于 Xilinx FPGA 開(kāi)發(fā)板且新添了 FPGA 在環(huán) (FIL) 功能的 EDA Simulator Link 3.3 面市。FIL 使工程師們能夠在使用 Simulink 作為系統(tǒng)級(jí)測(cè)試臺(tái)架的同時(shí)，以硬件速度驗(yàn)證其設(shè)計(jì)。
關(guān)鍵字： MathWorks EDA Simulator Link 3.3

NI將收購(gòu)美國(guó)AWR集團(tuán)

　　美國(guó)國(guó)家儀器公司(National Instruments，簡(jiǎn)稱(chēng)NI)近日宣布其簽署了一項(xiàng)收購(gòu)美國(guó)AWR集團(tuán)公司(AWR)的最終合并協(xié)議。AWR是一家電子設(shè)計(jì)自動(dòng)化(EDA)軟件的領(lǐng)先供應(yīng)商，其產(chǎn)品在半導(dǎo)體、航空航天、國(guó)防、通信和測(cè)試設(shè)備行業(yè)中用于設(shè)計(jì)射頻和高頻元器件和系統(tǒng)。合并過(guò)程結(jié)束后，AWR將作為NI的全資子公司在現(xiàn)有管理團(tuán)隊(duì)的領(lǐng)導(dǎo)下繼續(xù)運(yùn)營(yíng)。　　射頻和無(wú)線(xiàn)系統(tǒng)快速的設(shè)計(jì)周期和不斷增加的復(fù)雜程度要求設(shè)計(jì)和測(cè)試之間更好的整合。射頻系統(tǒng)的設(shè)計(jì)師需要進(jìn)行實(shí)測(cè)以驗(yàn)證他們的模擬，同時(shí)射頻測(cè)試工程師們則
關(guān)鍵字： NI EDA AWR

Altium進(jìn)修計(jì)劃之印象

　　提起protel相信很多電路設(shè)計(jì)工程師都不會(huì)陌生。很多初次學(xué)習(xí)設(shè)計(jì)電路圖和PCB的人幾乎都不約而同地選擇了這個(gè)EDA設(shè)計(jì)軟件，因?yàn)樗子趯W(xué)習(xí)，軟件界面友好，易于上手而贏得了廣大初學(xué)者的青睞。很多大學(xué)的EDA實(shí)驗(yàn)室也將其列為教學(xué)軟件。做為一名有著十余年電子設(shè)計(jì)經(jīng)歷的我，當(dāng)然也不例外。
關(guān)鍵字： Altium EDA

基于EDA技術(shù)的數(shù)字鐘設(shè)計(jì)與實(shí)現(xiàn)

摘要：為使數(shù)字鐘從電路設(shè)計(jì)、性能分析到設(shè)計(jì)出PCB版(即印制電路版)圖的整個(gè)過(guò)程能夠在計(jì)算機(jī)上自動(dòng)處理完成，從而縮短設(shè)計(jì)周期、提高設(shè)計(jì)效率、戰(zhàn)小設(shè)計(jì)風(fēng)險(xiǎn)。本系統(tǒng)基于EDA技術(shù)的設(shè)計(jì)方法，提出一種采用P-MOS大規(guī)模
關(guān)鍵字： EDA 數(shù)字鐘設(shè)計(jì)

VHDL語(yǔ)言在EDA仿真中的應(yīng)用

隨著電子技術(shù)的發(fā)展，數(shù)字系統(tǒng)的設(shè)計(jì)正朝高速度、大容量、小體積的方向發(fā)展，傳統(tǒng)的自底而上的設(shè)計(jì)方法已難以適應(yīng)形勢(shì)。EDA(Electronic Design Automation)技術(shù) 的應(yīng)運(yùn)而生，使傳統(tǒng)的電子系統(tǒng)設(shè)計(jì)發(fā)生了根本的變革。
關(guān)鍵字： VHDL EDA 仿真中的應(yīng)用

IC設(shè)計(jì)面臨三重挑戰(zhàn) EDA工具隨需應(yīng)變

　　芯片設(shè)計(jì)正在面臨復(fù)雜性日益進(jìn)步、低功耗設(shè)計(jì)需求無(wú)處不在、混合信號(hào)產(chǎn)品比例越來(lái)越大這三方面的挑戰(zhàn)。EDA(電子設(shè)計(jì)自動(dòng)化)工具也正在有針對(duì)性地進(jìn)行創(chuàng)新，來(lái)滿(mǎn)足芯片設(shè)計(jì)工程師的需求。　　
關(guān)鍵字： IC設(shè)計(jì) EDA