fpga 文章最新資訊

FPGA“獨(dú)孤求敗”？架構(gòu)創(chuàng)新與工藝提升并行

走在工藝領(lǐng)先前列的FPGA有些“獨(dú)孤求敗”的感覺(jué)：集成度的大幅躍升，功能模塊如DSP、收發(fā)器的更上臺(tái)階，通過(guò)集成A...
關(guān)鍵字： FPGA 架構(gòu)創(chuàng)新工藝提升

基于FPGA的高速加密卡設(shè)計(jì)與實(shí)現(xiàn)

摘要為增強(qiáng)數(shù)據(jù)信息的安全性，設(shè)計(jì)了一種基于FPGA的高性能加密卡。該加密卡通過(guò)PCI Express總線與主機(jī)通信，由FPGA芯片內(nèi)置的Nios ll軟核處理器和PCI—E硬核分別實(shí)現(xiàn)控制器模塊與通信接口模塊功能；采用SM1、R
關(guān)鍵字： FPGA 加密卡

三國(guó)殺之FPGA與ASIC、DSP全面大比拼

在相當(dāng)長(zhǎng)的一段時(shí)間內(nèi)，F(xiàn)PGA、ASIC、DSP三者不同的技術(shù)特征造就了它們不同的應(yīng)用領(lǐng)域，DSP在數(shù)字信號(hào)方面是絕對(duì)的霸主，ASIC是專業(yè)定制領(lǐng)域的牛人，而FPGA由于其價(jià)格高、功耗大，主要用于ASIC前端驗(yàn)證和一些高端領(lǐng)域，在DSP和ASIC面前絕對(duì)屬于小弟。
關(guān)鍵字： FPGA ASIC DSP 處理器信號(hào)處理

運(yùn)用智能的調(diào)試和綜合技術(shù)隔離FPGA設(shè)計(jì)中的錯(cuò)誤

如果您的FPGA設(shè)計(jì)無(wú)法綜合或者沒(méi)能按預(yù)期在開(kāi)發(fā)板上正常工作，原因往往不明，要想在數(shù)以千計(jì)的RTL和約束源文件中找出故障根源相當(dāng)困難，而且很多這些文件還可能是其他設(shè)計(jì)人員編寫(xiě)的。考慮到FPGA設(shè)計(jì)迭代和運(yùn)行時(shí)間的
關(guān)鍵字： FPGA 調(diào)試隔離

玩轉(zhuǎn)FPGA必備基礎(chǔ)

通過(guò)論壇里如火如荼的FPGA DIY活動(dòng)就能看出來(lái)FPGA必然是現(xiàn)今的技術(shù)熱點(diǎn)之一。無(wú)論學(xué)生還是工程師都希望跨進(jìn)FPGA的大門(mén)。網(wǎng)絡(luò)上各種開(kāi)發(fā)板、培訓(xùn)班更是多如牛毛，仿佛在告訴你不懂FPGA你就OUT啦。那么我們要玩轉(zhuǎn)FPGA必須具備哪些基礎(chǔ)知識(shí)呢?下面我們慢慢道來(lái)。
關(guān)鍵字： FPGA HDL Altera Xilinx DIY

如何在FPGA和ASIC設(shè)計(jì)中結(jié)合高速USB功能

通用串行總線已經(jīng)很普遍了，這是由于其使用簡(jiǎn)單，隨插即用，并具有魯棒性的優(yōu)點(diǎn)。USB已經(jīng)找到了進(jìn)入曾經(jīng)使用串口...
關(guān)鍵字： FPGA ASIC設(shè)計(jì) 高速USB功能

基于FPGA的司機(jī)眼球跟蹤疲勞檢測(cè)報(bào)警系統(tǒng)

摘要：本系統(tǒng)是針對(duì)現(xiàn)有市場(chǎng)上銷售的車(chē)輛多注重于事故發(fā)生時(shí)對(duì)人身安全的保障(如安全氣囊等)，忽略了防范事故于未然的考慮而提出的。基于FPGA的司機(jī)眼球跟蹤疲勞報(bào)警系統(tǒng)可以很好的解決上述問(wèn)題，且相較于傳統(tǒng)的DSP實(shí)
關(guān)鍵字： FPGA 眼球跟蹤疲勞檢測(cè) 報(bào)警系統(tǒng)

Altera演示Cavium OCTEON?多核處理器的Interlaken互聯(lián)

Altera公司 (NASDAQ: ALTR)日前宣布，Stratix? V FPGA的Interlaken知識(shí)產(chǎn)權(quán)(IP)內(nèi)核實(shí)現(xiàn)了與Cavium OCTEON多核處理器的互操作。這一成功的工作保證了芯片至芯片前端互聯(lián)，更方便OEM做出器件選擇決定。
關(guān)鍵字： Altera 以太網(wǎng) FPGA

基于FPGA 的ARM 并行總線研究與仿真

摘要：通過(guò)EP2C20Q240 器件和LPC2478 處理器，研究ARM 應(yīng)用系統(tǒng)外部并行總線的工作原理和時(shí)序特性，以及在FPGA 中 ...
關(guān)鍵字： FPGA ARM 并行總線

架構(gòu)創(chuàng)新持續(xù)提升FPGA的性能與功耗水準(zhǔn)

編者按：近日，All Programmable FPGA、SoC 和 3D IC 的領(lǐng)先企業(yè)賽靈思公司(Xilinx)宣布，延續(xù) 28nm工藝創(chuàng)新，投片可編程邏輯器件(PLD)行業(yè)首款20nm All Programmable器件;發(fā)布行業(yè)第一個(gè)ASIC級(jí)可編程架構(gòu)UltraScale。這些發(fā)布的背景和意義是什么?
關(guān)鍵字： Xilinx FPGA ASIC 201308

基于FPGA的ARM并行總線研究與仿真

0 引言在數(shù)字系統(tǒng)的設(shè)計(jì)中，F(xiàn)PGA+ARM 的系統(tǒng)架構(gòu)得到了越來(lái)越廣泛的應(yīng)用，F(xiàn)PGA 主要實(shí)現(xiàn)高速數(shù)據(jù)的處理;ARM 主要實(shí)現(xiàn)系統(tǒng)的流程控制.人機(jī)交互.外部通信以及FPGA 控制等功能.I2C.SPI 等串行總線接口只能實(shí)現(xiàn)FPGA 和AR
關(guān)鍵字： FPGA ARM 并行總線仿真

蘋(píng)果16/14nm恐分散下單里昂:臺(tái)積仍能占6成

　　蘋(píng)果于23日美國(guó)股市收盤(pán)后揭露2013會(huì)計(jì)年度Q3(4~6月)財(cái)報(bào)，單季營(yíng)收微幅年增0.86%來(lái)到353.23億美元，優(yōu)于分析師預(yù)期，也激勵(lì)蘋(píng)果盤(pán)后大漲4%。而隨著蘋(píng)果歷經(jīng)近半年的沉潛后，包括低價(jià)版iPhone、iPhone 5S、iPhone 6等新品都將于今年下半年起陸續(xù)推出，也讓市場(chǎng)對(duì)晶圓代工龍頭臺(tái)積電(2330)在搶得蘋(píng)果20奈米AP處理器訂單后，于下一世代的16/14奈米制程可以吃到多少蘋(píng)果訂單，更為關(guān)注。外資里昂(CLSA)即出具最新報(bào)告指出，臺(tái)積仍能吃下60%蘋(píng)果16/14奈米制程訂單;
關(guān)鍵字：蘋(píng)果 FPGA

TD-SCDMA中CRC的DSP實(shí)現(xiàn)

摘要：針對(duì)生成CRC多采用移位寄存器不易于DSP實(shí)現(xiàn)和實(shí)時(shí)性差的問(wèn)題，提出固定寄存器的實(shí)現(xiàn)方法。該方法由標(biāo)志位和移位算法組成，利用高性能DSP特殊指令實(shí)現(xiàn)，具有程序小，速度快的優(yōu)點(diǎn)，可應(yīng)用于3G、4G通信系統(tǒng)中。
關(guān)鍵字： TD-SCDMA CRC DSP 寄存器 FPGA 201308

賽靈思基于FPGA平臺(tái)的PFM電機(jī)控制方案有何優(yōu)勢(shì)？

據(jù)了解，目前大多數(shù)工業(yè)電機(jī)控制采用的是基于MCU或DSP平臺(tái)的PWM算法，而這一類方案都會(huì)帶來(lái)不可避免的EMI問(wèn)題，此外還經(jīng)常會(huì)有能效不高和時(shí)延較長(zhǎng)等問(wèn)題的出現(xiàn)。PFM在理論上是一種比PWM更好的電機(jī)控制算法，因?yàn)樗?/li>
關(guān)鍵字： FPGA PFM 賽靈思電機(jī)控制

基于MPC92433的高頻時(shí)鐘電路的設(shè)計(jì)

摘要：提出一種高頻時(shí)鐘電路的設(shè)計(jì)方案。利用一款先進(jìn)的可編程時(shí)鐘合成器MPC92433，基于FPGA的控制，實(shí)現(xiàn)4對(duì)LVDS信號(hào)輸出。系統(tǒng)經(jīng)過(guò)測(cè)試，輸出時(shí)鐘信號(hào)頻率達(dá)到1 GHz，可以廣泛應(yīng)用到各種數(shù)字電路設(shè)計(jì)中。
關(guān)鍵詞：
關(guān)鍵字： MPC92433 高頻時(shí)鐘 I2C FPGA

共6416條 182/428 |‹ « 180 181 182 183 184 185 186 187 188 189 » ›|

fpga介紹

FPGA是英文Field－Programmable Gate Array的縮寫(xiě)，即現(xiàn)場(chǎng)可編程門(mén)陣列，它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門(mén)電路數(shù)有限的缺點(diǎn)。 FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個(gè)新概念，內(nèi)部包括可 [ 查看詳細(xì) ]