fpga-pwm 文章最新資訊

物聯(lián)網(wǎng)中的硬件安全性

在物聯(lián)網(wǎng)設(shè)備中，為保證硬件和嵌入式系統(tǒng)的安全，不僅需要軟件安全，硬件安全性、設(shè)計(jì)安全性以及數(shù)據(jù)安全性的組件也是必不可少的。FPGA器件具有加密的位流、多個(gè)密匙存儲(chǔ)單元、經(jīng)過授權(quán)許可的DPA對(duì)策、安全的閃存、防篡改功能，并加入了PUF功能，是保護(hù)現(xiàn)今用戶可訪問聯(lián)網(wǎng)硬件產(chǎn)品所不可或缺的組成部分。
關(guān)鍵字： IoT FPGA DPA 安全性 201609

英特爾布局FPGA未來：站穩(wěn)腳步，整裝待發(fā)！

　　2016年英特爾信息技術(shù)峰會(huì)(IDF 2016)包括了一個(gè)首次亮相的活動(dòng)——英特爾SoC FPGA開發(fā)者論壇(ISDF)。這個(gè)為期一天、與IDF在同一地點(diǎn)舉辦的活動(dòng)，聚焦于英特爾可編程解決方案事業(yè)部(前身為Altera公司)及其SoC FPGA技術(shù)。英特爾首席執(zhí)行官科再奇在此次活動(dòng)上發(fā)表主題演講，回答了自收購Altera以來備受外界關(guān)注的一系列問題：收購Altera對(duì)于SoC FPGA用戶而言意味著什么?我們目前的發(fā)展方向是什么?最重要的是：FPGA和SoC FPGA能否在英特
關(guān)鍵字：英特爾 FPGA

高云半導(dǎo)體簽約四家授權(quán)代理合作伙伴

　　廣東深圳，2016年8月22日訊，廣東高云半導(dǎo)體科技股份有限公司(以下簡(jiǎn)稱“高云半導(dǎo)體”)正式授權(quán)四家合作伙伴為高云半導(dǎo)體中國(guó)大陸授權(quán)代理商，分別是：緣隆有限公司、上海算科電子有限公司、深圳市致遠(yuǎn)達(dá)科技有限公司、深圳市群策電子科技有限公司，四家授權(quán)代理合作伙伴將代理高云半導(dǎo)體全線FPGA產(chǎn)品。授權(quán)簽約儀式于18日在高云半導(dǎo)體深圳銷售支持中心隆重舉行。　　高云頒發(fā)授權(quán)證書予代理合作伙伴　　“四家合作伙伴在IC分銷及推廣特別是FPGA方面有深厚的底蘊(yùn)和豐富的
關(guān)鍵字：高云半導(dǎo)體 FPGA

科再奇：FPGA是英特爾成長(zhǎng)策略的關(guān)鍵

　　處理器龍頭大廠英特爾昨(19)日在美國(guó)開發(fā)者論壇(IDF)中，首度舉行英特爾SoC FPGA科技論壇(Intel SoC FPGA Developer Forum，ISDF)，為期一天的會(huì)議焦點(diǎn)，放在英特爾并購阿爾特拉(Altera)后成立的可編程解決方案事業(yè)群(Programmable Solutions Group)及SoC FPGA技術(shù)。　　科再奇在主題演講中明確闡述FPGA是英特爾成長(zhǎng)策略的關(guān)鍵，其動(dòng)力來自成長(zhǎng)引發(fā)的良性循環(huán)。在智慧化與連網(wǎng)化的世界中，“萬物”能被擷
關(guān)鍵字： FPGA 英特爾

一個(gè)51產(chǎn)生PWM的演示程序

　　這是一個(gè)51產(chǎn)生PWM的演示程序　　其中P1.3 P1.4是兩個(gè)輸出，這個(gè)程序比較匆忙，沒有嚴(yán)格驗(yàn)證，可能有錯(cuò)，如有錯(cuò)誤請(qǐng)指正。　　/***************************************************************************** 　　* 程序名稱：PWM占空比調(diào)整演示程序 * 　　* 編寫時(shí)間：2005.9.15 23:30分 * 　　* 程序版本：1.0 * 　　* 　　* * 　　*******************
關(guān)鍵字： PWM 51

ATmega128單片機(jī)PWM設(shè)計(jì)

　　脈寬調(diào)制(PWM:(Pulse Width Modulation)是利用微處理器的數(shù)字輸出來對(duì)模擬電路進(jìn)行控制的一種非常有效的技術(shù)。PWM是一種對(duì)模擬信號(hào)電平進(jìn)行數(shù)字編碼的方法。通過高分辨率計(jì)數(shù)器的使用，方波的占空比被調(diào)制用來對(duì)一個(gè)具體模擬信號(hào)的電平進(jìn)行編碼。PWM信號(hào)仍然是數(shù)字的，因?yàn)樵诮o定的任何時(shí)刻，滿幅值的直流供電要么完全有(ON)，要么完全無(OFF)。只要帶寬足夠，任何模擬值都可以使用PWM進(jìn)行編碼。本文提出AVR單片機(jī)ATmega128的PWM的設(shè)計(jì)方法。　　1.定時(shí)/計(jì)數(shù)器PWM設(shè)計(jì)
關(guān)鍵字： ATmega128 PWM

嵌入式系統(tǒng)的軟硬件協(xié)同設(shè)計(jì)

　　傳統(tǒng)的先硬件后軟件嵌入式系統(tǒng)的系統(tǒng)設(shè)計(jì)模式需要反復(fù)修改、反復(fù)試驗(yàn)，整個(gè)設(shè)計(jì)過程在很大程度上依賴于設(shè)計(jì)者的經(jīng)驗(yàn)，設(shè)計(jì)周期、開發(fā)成本高，在反復(fù)修改過程中，常常會(huì)在某些方面背離原始設(shè)計(jì)的要求。　　軟硬件協(xié)同設(shè)計(jì)為解決上述問題而提出的一種全新的系統(tǒng)設(shè)計(jì)思想。他依據(jù)系統(tǒng)目標(biāo)要求，通過綜合分析系統(tǒng)軟硬件功能及現(xiàn)有資源，最大限度地挖掘系統(tǒng)軟硬件之間的并發(fā)性，協(xié)同設(shè)計(jì)軟硬件體系結(jié)構(gòu)，以便系統(tǒng)能工作在最佳工作狀態(tài).種設(shè)計(jì)方法，可以充分利用現(xiàn)有的軟硬件資源，縮短系統(tǒng)開發(fā)周期、降低開發(fā)成本、提高系統(tǒng)性能，避免由于獨(dú)立設(shè)
關(guān)鍵字：嵌入式系統(tǒng) FPGA

下一個(gè)突破性創(chuàng)新數(shù)字業(yè)務(wù)模式：神經(jīng)可塑性“云”

　　曾經(jīng)認(rèn)為人腦的結(jié)構(gòu)是不變的，其神經(jīng)元在幼年即已定型。后來研究證明人腦實(shí)際上是可塑的：為了對(duì)環(huán)境激勵(lì)做出響應(yīng)并借助思維行為本身，人腦在動(dòng)態(tài)地改變自己的結(jié)構(gòu)、功能和神經(jīng)連接，甚至通過神經(jīng)再生長(zhǎng)出新的神經(jīng)元。而且這種神經(jīng)可塑性會(huì)一直持續(xù)到老。　　這種經(jīng)證明的人腦可塑性正在開啟基于靈活、強(qiáng)大、量身定制的云計(jì)算基礎(chǔ)架構(gòu)即服務(wù) (IaaS) 的突破性創(chuàng)新數(shù)字業(yè)務(wù)模型?；诳啥ㄖ圃频?IaaS 有望通過綜合與請(qǐng)求的服務(wù)有關(guān)的優(yōu)化計(jì)算來實(shí)現(xiàn)創(chuàng)新性產(chǎn)品差異化，交付特定的服務(wù)質(zhì)量 (QoS)，為最終用戶帶來增值。這種
關(guān)鍵字：云計(jì)算 FPGA

FPGA在實(shí)時(shí)基因組測(cè)序計(jì)算大顯身手，把測(cè)序時(shí)間從30小時(shí)縮短到26分鐘！

　　基因組測(cè)序是一種新型基因檢測(cè)技術(shù)，它可以從血液或者唾液中分析測(cè)定基因全序列，用來預(yù)測(cè)疾病，個(gè)人的行為特征等等。實(shí)現(xiàn)這一項(xiàng)技術(shù)需要海量的計(jì)算支持，常常需要等待一段時(shí)間才可以獲得檢測(cè)結(jié)果。然而，Edico Genome推出的“龍”硬件加速卡將測(cè)序計(jì)算時(shí)間由30小時(shí)縮短到26分鐘，很快就可能優(yōu)化實(shí)現(xiàn)實(shí)時(shí)計(jì)算的目標(biāo)。　　IBM Power Systems最近在《華盛頓郵報(bào)》官網(wǎng)上發(fā)表了題為“Powerful computing crunches genomic data
關(guān)鍵字： Xilinx FPGA

神奇，用ZYNQ控制人體器官培植環(huán)境

　　Biostage使用可再生生物技術(shù)來培育重要的人體器官。器官培育在一個(gè)不產(chǎn)生排異現(xiàn)象的支架上完成，支架源自病人自己的干細(xì)胞。該技術(shù)被用來治療各種危及生命的嚴(yán)重疾病，包括食道、支氣管方面和氣管腫瘤、氣管創(chuàng)傷等當(dāng)前治療手段非常有限并且死亡率非常高的疾病。Biostage公司使用Cellframe技術(shù)在一個(gè)生物反應(yīng)器中來培育替代器官，這個(gè)生物反應(yīng)器NI(美國(guó)國(guó)家儀器)的RIO電路板和模組實(shí)時(shí)控制，并且借助了LabVIEW開發(fā)環(huán)境和LabVIEW FPGA軟件。在一個(gè)旋轉(zhuǎn)的生物反應(yīng)器中培植若干天后，再生器官就
關(guān)鍵字： ZYNQ FPGA

構(gòu)建嵌入式系統(tǒng)的秘訣

　　隨著嵌入式系統(tǒng)不斷普及，我們可以從積累的開發(fā)知識(shí)中獲得巨大優(yōu)勢(shì)，構(gòu)建更出色的系統(tǒng)。E工程師一刻也沒忘記交付達(dá)到質(zhì)量、時(shí)間安排和預(yù)算目標(biāo)的項(xiàng)目的需求。您可以借鑒嵌入式系統(tǒng)開發(fā)人員社區(qū)多年來累計(jì)的經(jīng)驗(yàn)教訓(xùn)，確保您下一個(gè)嵌入式系統(tǒng)項(xiàng)目達(dá)成這些目標(biāo)。下面我們來了解一些為嵌入式開發(fā)帶來了最佳實(shí)踐的重要經(jīng)驗(yàn)。　　系統(tǒng)地思考　　系統(tǒng)工程是一個(gè)廣泛的專業(yè)領(lǐng)域，覆蓋從航空母艦及衛(wèi)星到實(shí)現(xiàn)其性能的嵌入式系統(tǒng)的所有開發(fā)工作。我們可以運(yùn)用系統(tǒng)工程方法管理從概念到使用周期結(jié)束處置的嵌入式系統(tǒng)工程生命周期。系統(tǒng)工程方案的
關(guān)鍵字：嵌入式系統(tǒng) FPGA

PWM信號(hào)輸入型兩線制調(diào)理模塊

　　近期，金升陽新推出了一款可以實(shí)現(xiàn)直接采集PWM信號(hào)并轉(zhuǎn)換為4~20mA電流信號(hào)的兩線制信號(hào)調(diào)理模塊TWxxxHL系列。　　TWxxxHL系列信號(hào)調(diào)理模塊通過后級(jí)電流回路饋電方式，給前級(jí)設(shè)備供電，并接收來自前級(jí)設(shè)備輸出的PWM信號(hào)，經(jīng)隔離后，輸出4~20mA的兩線制電流信號(hào)。模塊內(nèi)部還集成了HART信號(hào)隔離通道，可實(shí)現(xiàn)現(xiàn)場(chǎng)與控制室的半雙工通信。　　目前，市面上的同類產(chǎn)品均為電壓信號(hào)控制環(huán)路電流方案。在實(shí)際應(yīng)用中，MCU需要輸出電壓信號(hào)，必須通過DAC實(shí)現(xiàn)。即MCU若沒有集成DAC的情況下，必須要
關(guān)鍵字：金升陽 PWM

PWM信號(hào)輸入型兩線制調(diào)理模塊

　　近期，金升陽新推出了一款可以實(shí)現(xiàn)直接采集PWM信號(hào)并轉(zhuǎn)換為4~20mA電流信號(hào)的兩線制信號(hào)調(diào)理模塊TWxxxHL系列。　　TWxxxHL系列信號(hào)調(diào)理模塊通過后級(jí)電流回路饋電方式，給前級(jí)設(shè)備供電，并接收來自前級(jí)設(shè)備輸出的PWM信號(hào)，經(jīng)隔離后，輸出4~20mA的兩線制電流信號(hào)。模塊內(nèi)部還集成了HART信號(hào)隔離通道，可實(shí)現(xiàn)現(xiàn)場(chǎng)與控制室的半雙工通信。　　目前，市面上的同類產(chǎn)品均為電壓信號(hào)控制環(huán)路電流方案。在實(shí)際應(yīng)用中，MCU需要輸出電壓信號(hào)，必須通過DAC實(shí)現(xiàn)。即MCU若沒有集成DAC的情況下，必須要
關(guān)鍵字：金升陽 PWM

不同光纖收發(fā)器間(QSFP與GTH)通信研究與實(shí)現(xiàn)

本文介紹了Xilinx Virtex-6 HXT系列FPGA內(nèi)嵌光收發(fā)器GTH與Tyco Electronics光收發(fā)器QSFP，實(shí)現(xiàn)了光纖數(shù)據(jù)的高速傳輸。
關(guān)鍵字： Virtex-6 HXT FPGA 高速串行互連 GTH；QSFP 存儲(chǔ)系統(tǒng) 201608

基于FPGA的TS流的UDP封裝實(shí)現(xiàn)　

為實(shí)現(xiàn)數(shù)字廣播接收機(jī)輸出的傳輸(TS)流方便地接入嵌入式平臺(tái)，實(shí)現(xiàn)綜合業(yè)務(wù)接收，本文基于現(xiàn)場(chǎng)可編程門陣列(FPGA)，實(shí)現(xiàn)了將集成DVB-T(Digital Video Broadcasting-Terrestrial)高頻頭輸出的TS流轉(zhuǎn)化為UDP協(xié)議的IP流，進(jìn)一步通過以太網(wǎng)接口進(jìn)入嵌入式平臺(tái)，支持綜合業(yè)務(wù)接收。該接口轉(zhuǎn)化模塊借助FPGA，將緩存的TS流進(jìn)行有效封裝，設(shè)置以太網(wǎng)接口，輸出UDP格式的IP流。實(shí)測(cè)表明，該接口轉(zhuǎn)換模塊可實(shí)現(xiàn)TS流到IP流的轉(zhuǎn)換，支持嵌入式平臺(tái)視頻播放與綜合業(yè)務(wù)接收。
關(guān)鍵字： FPGA DVB-T TS流轉(zhuǎn)IP流 201608