fpga-pwm 文章最新資訊

Altera公開業(yè)界第一款集成了HBM2 DRAM和FPGA的異構(gòu)SiP器件

　　Altera公司(Nasdaq)公開業(yè)界第一款異構(gòu)系統(tǒng)級(jí)封裝(SiP，System-in-Package)器件，集成了來自SK Hynix的堆疊寬帶存儲(chǔ)器(HBM2)以及高性能Stratix® 10 FPGA和SoC。Stratix 10 DRAM SiP代表了新一類器件，其特殊的體系結(jié)構(gòu)設(shè)計(jì)滿足了高性能系統(tǒng)對(duì)存儲(chǔ)器帶寬最嚴(yán)格的要求。　　數(shù)據(jù)中心、廣播、固網(wǎng)和高性能計(jì)算等系統(tǒng)要處理的數(shù)據(jù)量不斷攀升，需要的帶寬非常高。相對(duì)于目前的分立DRAM解決方案，Stratix 10 DRAM SiP的
關(guān)鍵字： Altera FPGA

Altera公開業(yè)界第一款集成了HBM2 DRAM和FPGA的異構(gòu)SiP器件

　　Altera公司今天公開業(yè)界第一款異構(gòu)系統(tǒng)級(jí)封裝(SiP，System-in-Package)器件，集成了來自SK Hynix的堆疊寬帶存儲(chǔ)器(HBM2)以及高性能Stratix® 10 FPGA和SoC。Stratix 10 DRAM SiP代表了新一類器件，其特殊的體系結(jié)構(gòu)設(shè)計(jì)滿足了高性能系統(tǒng)對(duì)存儲(chǔ)器帶寬最嚴(yán)格的要求。　　數(shù)據(jù)中心、廣播、固網(wǎng)和高性能計(jì)算等系統(tǒng)要處理的數(shù)據(jù)量不斷攀升，需要的帶寬非常高。相對(duì)于目前的分立DRAM解決方案，Stratix 10 DRAM SiP的存儲(chǔ)器帶寬提
關(guān)鍵字： Altera FPGA

小梅哥和你一起深入學(xué)習(xí)FPGA之串口調(diào)試（一）（下）

　　以上為小梅哥為了對(duì)特權(quán)同學(xué)的串口收發(fā)模塊進(jìn)行測(cè)試所展開的部分工作，到這里，仿真測(cè)試所需要的準(zhǔn)備工作我們就做好了，接下來將實(shí)際進(jìn)行仿真，通過仿真來分析該模塊的性能?！　∵@里極力推薦大家使用modelsim進(jìn)行仿真，因?yàn)閝uartusII自帶的仿真工具靈活性和功能都趕modelsim相差甚遠(yuǎn)。Modelsim作為一款強(qiáng)大的仿真軟件，在業(yè)界被廣泛使用。同時(shí)，modelsim針對(duì)不同的EDA廠家，也推出了OEM版本，modelsim-altera就是為Altera公司開發(fā)的OEM版本，此版本針對(duì)Altera公
關(guān)鍵字： FPGA 串口調(diào)試

小梅哥和你一起深入學(xué)習(xí)FPGA之串口調(diào)試（一）(上)

　　大家好，這幾天在各個(gè)論壇上，經(jīng)常就有人在向我咨詢基于FPGA的串口通信代碼，大部分都是在網(wǎng)上下載一個(gè)現(xiàn)成的代碼，但是在使用中就遇到了各種問題，于是就發(fā)到了論壇上來求助。在閱讀了他們的代碼之后，我發(fā)現(xiàn)幾乎出自同一個(gè)版本(目前確定為特權(quán)同學(xué)的基于EPM240入門實(shí)驗(yàn)的代碼)。他們?cè)谡{(diào)試這個(gè)代碼的時(shí)候，經(jīng)常存在這樣幾個(gè)問題：1、部分人對(duì)該串口通訊模塊完全不理解，對(duì)每句話，甚至每個(gè)模塊的功能都不理解;2、部分人采用最原始的畫波形的方式來對(duì)該模塊進(jìn)行仿真，結(jié)果無法得到仿真結(jié)果;3、部分人不會(huì)使用modelsim
關(guān)鍵字： FPGA 串口調(diào)試

ASDF：精細(xì)粒度異構(gòu)助力創(chuàng)新， Altera將進(jìn)入大FPGA時(shí)代

　　“數(shù)十個(gè)合作伙伴，數(shù)百家客戶，數(shù)千計(jì)的工程師，這三股強(qiáng)大的力量構(gòu)成了Altera SoC大的生態(tài)系統(tǒng)，也是Altera在SoC領(lǐng)域投入5年所獲得的成就。”Altera公司嵌入式處理營銷資深總監(jiān)Chris Balough在一年一度的Altera SoC開發(fā)者大會(huì)上自豪地表示。　　
關(guān)鍵字： Altera FPGA

Altera榮獲Frost & Sullivan全球FPGA技術(shù)創(chuàng)新領(lǐng)先獎(jiǎng)

　　Altera公司榮獲分析公司Frost & Sullivan的全球FPGA技術(shù)創(chuàng)新領(lǐng)先獎(jiǎng)，表彰Altera在技術(shù)特性和未來業(yè)務(wù)價(jià)值方面更勝一籌。該獎(jiǎng)項(xiàng)彰顯Altera在其Arria® 10 FPGA中實(shí)現(xiàn)IEEE 754單精度硬核浮點(diǎn)DSP (數(shù)字信號(hào)處理)模塊——處理速率高達(dá)1.5 TFLOPS (每秒萬億次浮點(diǎn)運(yùn)算)，進(jìn)一步提高了數(shù)字系統(tǒng)設(shè)計(jì)的能效和生產(chǎn)效率。Altera的可編程器件幫助客戶針對(duì)大數(shù)據(jù)和搜索應(yīng)用、數(shù)據(jù)中心加速、軍事通信和高性能計(jì)算等需要高精度
關(guān)鍵字： Altera FPGA

直流-直流電壓轉(zhuǎn)換器具有集成電感器的優(yōu)點(diǎn)（和缺點(diǎn)）

　　這就是直流 - 直流電壓轉(zhuǎn)換器(“開關(guān)穩(wěn)壓器”)的普及 - 由于其跨寬輸入和輸出電壓范圍內(nèi)高效率 - 即芯片廠商都集中了大量的研究經(jīng)費(fèi)上擠壓了至關(guān)重要裝置為模塊的組件。這些模塊通常包括脈沖寬度調(diào)制(PWM)控制器，并在單個(gè)，緊湊的封裝的開關(guān)元件，緩和對(duì)工程師的設(shè)計(jì)工作。　　然而，直到最近，已經(jīng)證實(shí)難以包括能量存儲(chǔ)裝置(電感器)的封裝內(nèi)。這就決定了工程師必須指定，源代碼和設(shè)計(jì)，在電感器外圍組件，增加了復(fù)雜和耗時(shí)的電路板空間?，F(xiàn)在，新一代的高頻開關(guān)穩(wěn)壓器，使使用更小的電感使設(shè)備
關(guān)鍵字：直流-直流 PWM

PWM“死區(qū)”的概念和基本原理

　　死區(qū)就是在上半橋關(guān)斷后，延遲一段時(shí)間再打開下半橋或在下半橋關(guān)斷后，延遲一段時(shí)間再打開上半橋，從而避免功率元件燒毀。　　“死區(qū)”的概念必須記錄下來，網(wǎng)上收集的，拿來主義下，有用的上的時(shí)候。　　PWM 脈寬調(diào)制　　在電力電子中，最常用的就是整流和逆變。這就需要用到整流橋和逆變橋。以兩電平為例，每個(gè)橋臂上有兩個(gè)電力電子器件，比如igbt。這兩個(gè)igbt不能同時(shí)導(dǎo)通，否則就會(huì)出現(xiàn)短路的情況。因此，設(shè)計(jì)帶死區(qū)的PWM波可以防止上下兩個(gè)器件同時(shí)導(dǎo)通。也就是說，當(dāng)一個(gè)器件導(dǎo)通后關(guān)
關(guān)鍵字： PWM

AT89C2051多路舵機(jī)控制電路詳解

　　舵機(jī)是一種位置伺服的驅(qū)動(dòng)器。它接收一定的控制信號(hào)，輸出一定的角度，適用于那些需要角度不斷變化并可以保持的控制系統(tǒng)。在微機(jī)電系統(tǒng)和航模中，它是一個(gè)基本的輸出執(zhí)行機(jī)構(gòu)。以FUTABA-S3003型舵機(jī)為例，圖1是FUFABA-S3003型舵機(jī)的內(nèi)部電路。　　舵機(jī)的工作原理是：PWM信號(hào)由接收通道進(jìn)入信號(hào)解調(diào)電路BA66881。的12腳進(jìn)行解調(diào)，獲得一個(gè)直流偏置電壓。該直流偏置電壓與電位器的電壓比較，獲得電壓差由BA6688的3腳輸出。該輸出送人電機(jī)驅(qū)動(dòng)集成電路BA6686，以驅(qū)動(dòng)電機(jī)正反轉(zhuǎn)。當(dāng)電機(jī)轉(zhuǎn)速
關(guān)鍵字： AT89C2051 PWM

使用面向FPGA的OpenCL設(shè)計(jì)兩百萬點(diǎn)頻域?yàn)V波器

快速傅里葉變換(FFT)是信號(hào)處理應(yīng)用的基礎(chǔ)。FPGA供應(yīng)商一直以來提供了運(yùn)行良好的FFT庫，處理適配到FPGA片內(nèi)存儲(chǔ)器中的大量數(shù)據(jù)。但是，如果數(shù)據(jù)規(guī)模太大，應(yīng)該如何應(yīng)對(duì)? 為解決這一問題，F(xiàn)PGA設(shè)計(jì)人員現(xiàn)在必須要做出設(shè)計(jì)決定，這些決定互相糾纏在一起，例如，片內(nèi)FFT內(nèi)核的配置選擇，其數(shù)量，它們?cè)鯓舆B接并訪問外部存儲(chǔ)器，多個(gè)內(nèi)核之間的同步等。分析所有這類設(shè)計(jì)決定就是要能夠很好的結(jié)合現(xiàn)有產(chǎn)品，在HDL中編程，這會(huì)非常耗時(shí)，而且?guī)砹诵阅軉栴}。采用OpenCL等高級(jí)編程語言，能夠很快的完成系統(tǒng)設(shè)計(jì)分析。本
關(guān)鍵字： FPGA 頻域?yàn)V波器 OpenCL 201511

OpenPOWER+CAPI實(shí)現(xiàn)第二代分布計(jì)算

本文介紹了CAPI技術(shù)，并給出基于CAPI應(yīng)用的三個(gè)案例。
關(guān)鍵字： CAPI CPU FPGA 201511

在Xilinx FPGA上快速實(shí)現(xiàn)JESD204B

　　簡介　　JESD204是一種連接數(shù)據(jù)轉(zhuǎn)換器(ADC和DAC)和邏輯器件的高速串行接口，該標(biāo)準(zhǔn)的 B 修訂版支持高達(dá) 12.5 Gbps串行數(shù)據(jù)速率，并可確保 JESD204 鏈路具有可重復(fù)的確定性延遲。隨著轉(zhuǎn)換器的速度和分辨率不斷提升，JESD204B接口在ADI高速轉(zhuǎn)換器和集成RF收發(fā)器中也變得更為常見。此外，F(xiàn)PGA和ASIC中靈活的串行器/解串器(SERDES)設(shè)計(jì)正逐步取代連接轉(zhuǎn)換器的傳統(tǒng)并行LVDS/CMOS接口，并用來實(shí)現(xiàn) JESD204B物理層。本文介紹如何快速在Xilinx?
關(guān)鍵字： Xilinx FPGA

Altera：通信領(lǐng)域，我們做得更好

　　EEPW：我想了解一下Patrick Dorsey先生對(duì)英特爾收購了Altera的一些看法，其次就是Altera也是OpenPower的一個(gè)成員，因?yàn)榧尤肓薎ntel之后，Altera這邊會(huì)不會(huì)繼續(xù)跟OpenPower合作。　　Patrick Dorsey：就像您所說的，我們也是OpenPower機(jī)構(gòu)的一個(gè)成員。關(guān)于我們的看法，我們FPGA會(huì)繼續(xù)支持不同的架構(gòu)，包括ARM架構(gòu)，Power架構(gòu)還有Intel自己的架構(gòu)。　　6月份我看我們的新聞發(fā)布宣布我們的OpenCL這個(gè)工具可以支持普通的架構(gòu)，
關(guān)鍵字： Altera FPGA

PWM基本原理介紹

　　PWM(PulseWidthModulation)控制——脈沖寬度調(diào)制技術(shù)，通過對(duì)一系列脈沖的寬度進(jìn)行調(diào)制，來等效地獲得所需要波形(含形狀和幅值)。　　PWM控制技術(shù)在逆變電路中應(yīng)用最廣，應(yīng)用的逆變電路絕大部分是PWM型，PWM控制技術(shù)正是有賴于在逆變電路中的應(yīng)用，才確定了它在電力電子技術(shù)中的重要地位。　　1PWM控制的基本原理　　理論基礎(chǔ)：　　沖量相等而形狀不同的窄脈沖加在具有慣性的環(huán)節(jié)上時(shí)，其效果基本相同。沖量指窄脈沖的面積。效果基本相同，是指環(huán)節(jié)的輸出響應(yīng)
關(guān)鍵字： PWM

有關(guān)PWM“死區(qū)”時(shí)間

　　簡介：pwm是脈寬調(diào)制,在電力電子中，最常用的就是整流和逆變。這就需要用到整流橋和逆變橋。對(duì)三相電來說，就需要三個(gè)橋臂。以兩電平為例，每個(gè)橋臂上有兩個(gè)電力電子器件，比如igbt。這兩個(gè)igbt不能同時(shí)導(dǎo)通，否則就會(huì)出現(xiàn)短路的情況。　　pwm是脈寬調(diào)制。　　在電力電子中，最常用的就是整流和逆變。這就需要用到整流橋和逆變橋。對(duì)三相電來說，就需要三個(gè)橋臂。以兩電平為例，每個(gè)橋臂上有兩個(gè)電力電子器件，比如igbt。這兩個(gè)igbt不能同時(shí)導(dǎo)通，否則就會(huì)出現(xiàn)短路的情況。　　因此，設(shè)計(jì)帶死區(qū)的pwm波可
關(guān)鍵字： PWM