fpga+dsp 文章最新資訊

基于FPGA嵌入式系統(tǒng)的雷達(dá)信號(hào)模擬器

電力線載波通信是以電力線為傳輸媒介，通過(guò)載波方式傳輸模擬或數(shù)字信號(hào)的技術(shù)，而且無(wú)外架通信線路。介紹正交頻分復(fù)用的基本原理，根據(jù)利用正交頻分復(fù)用OFDM(Orthogal Frequency Division Multiplexing)技術(shù)能夠較好調(diào)制解調(diào)信號(hào)的特性，提出一種基于OFDM的電力線載波通信系統(tǒng)設(shè)計(jì)方案，利用電力線實(shí)現(xiàn)載波通信。
關(guān)鍵字： OFDM 電力線載波通信 DSP FPGA

1通過(guò)A/D采樣電子鎮(zhèn)流器的Buck電路得到電壓和電流的數(shù)字值。運(yùn)用數(shù)字電路構(gòu)成PID算法，對(duì)采樣數(shù)據(jù)進(jìn)行處理，產(chǎn)生PWM脈沖信號(hào)，實(shí)現(xiàn)對(duì)HID燈的恒流和恒功率控制，以達(dá)到精確調(diào)光和穩(wěn)定工作。2)將DALI通訊協(xié)議融合到FPGA中去，達(dá)到主計(jì)算機(jī)對(duì)HID燈電子鎮(zhèn)流器組群的控制和通信，以實(shí)現(xiàn)根據(jù)實(shí)際環(huán)境和需要對(duì)HID燈的精確調(diào)光和狀態(tài)查詢。
關(guān)鍵字： HID燈電子鎮(zhèn)流器數(shù)字可尋址照明接口 WLAN FPGA

可編程技術(shù)的特點(diǎn)是能夠跟隨基站設(shè)計(jì)的演進(jìn)，因?yàn)橥ǔＴO(shè)計(jì)在規(guī)范被完全批準(zhǔn)之前就開(kāi)始了。基站需要大量的ASIC器件，F(xiàn)PGA通常被用作接口和粘合邏輯：能夠快速修正設(shè)計(jì)錯(cuò)誤，或支持專門(mén)的DSP器件的功能。
關(guān)鍵字：規(guī)范 FPGA 4G

所謂外部SRAM是指連接在FPGA外部的靜態(tài)RAM（SRAM）。外部SRAM存儲(chǔ)器也有不少種類。對(duì)于外部SRAM的選擇是由應(yīng)用需求的性質(zhì)決定的。使用外部SRAM存儲(chǔ)器既有優(yōu)點(diǎn)又有缺點(diǎn)。
關(guān)鍵字： SRAM 存儲(chǔ)器 RAM FPGA

引言人們生活中的家用電器種類日益增多，遙控器的種類也隨之增加，不同種類的遙控器之間一般不能相互替代，這給人們的生活帶來(lái)諸多不便。各類遙控器功能大致相同，大多都有數(shù)字鍵、啟動(dòng)停止鍵、前進(jìn)鍵、快進(jìn)鍵、
關(guān)鍵字：顯示器電磁波 FPGA

數(shù)據(jù)采集是DSP最基本的應(yīng)用領(lǐng)域，本文設(shè)計(jì)的數(shù)據(jù)采集系統(tǒng)利用TI公司的TMS320F2812 DSP芯片。該芯片的主要特點(diǎn)有：150 MI/s（百萬(wàn)條指令/秒）的執(zhí)行速度使得指令周期減小到6.67ns，從而提高了控制器的實(shí)時(shí)控制能力；采用哈佛總線結(jié)構(gòu)，具有高性能的32位的CPU，在一個(gè)周期內(nèi)能夠?qū)崿F(xiàn)32位×32位或兩個(gè)16位×16位的乘法累加操作，具有快速中斷響應(yīng)與處理能力；TMS320F2812應(yīng)用大量外設(shè)接口簡(jiǎn)化了電路設(shè)計(jì)；提供了足夠的處理能力，使一些復(fù)雜的實(shí)時(shí)控制算法的應(yīng)用成為可能。
關(guān)鍵字： DSP USB 數(shù)據(jù)采集三維感應(yīng)測(cè)井

大規(guī)?？删幊踢壿嬈骷﨏PLD和FPGA是當(dāng)今應(yīng)用最廣泛的兩類可編程邏輯器件，電子設(shè)計(jì)工程師利用它可以在辦公室或?qū)嶒?yàn)室設(shè)計(jì)出所自己所需要的專用芯片和專用產(chǎn)品，從而大大縮短了產(chǎn)品上市時(shí)間.
關(guān)鍵字： MIDI播放器 CPLD FPGA

多媒體技術(shù)實(shí)用化的關(guān)鍵技術(shù)之一，就是解決視頻、音頻數(shù)字化以后數(shù)據(jù)量大，與數(shù)字存儲(chǔ)媒體、通信網(wǎng)容量小的矛盾，其解決途徑就是壓縮。為了支持低比特率視頻傳輸業(yè)務(wù)，MPEG.
關(guān)鍵字： NiosII MPEG-4 FPGA 視頻播放器

網(wǎng)絡(luò)多媒體處理器的選擇取決于一項(xiàng)設(shè)計(jì)對(duì)性能和連接性的要求。許多應(yīng)用既需要MCU也需要DSP：MCU提供系統(tǒng)的控制功能，DSP完成密集的數(shù)值計(jì)算。
關(guān)鍵字： DSP

基于FPGA平臺(tái)，設(shè)計(jì)一個(gè)具有防火墻功能的系統(tǒng)，具備對(duì)進(jìn)出網(wǎng)絡(luò)數(shù)據(jù)包解析、過(guò)濾等功能。
關(guān)鍵字：防火墻 PowerPC FPGA 嵌入式系統(tǒng)

語(yǔ)音識(shí)別技術(shù)就是讓機(jī)器通過(guò)識(shí)別和理解過(guò)程把語(yǔ)音信號(hào)轉(zhuǎn)變?yōu)橄鄳?yīng)的文本或命令的高技術(shù)。　語(yǔ)音識(shí)別技術(shù)主要包括特征提取技術(shù)、模式匹配準(zhǔn)則及模型訓(xùn)練技術(shù)三個(gè)方面。
關(guān)鍵字：語(yǔ)音識(shí)別機(jī)器人 FPGA 濾波器 AVR

設(shè)計(jì)一個(gè)洗衣機(jī)洗滌程序控制器，控制洗衣機(jī)的電機(jī)作如下規(guī)律運(yùn)轉(zhuǎn)：用兩位數(shù)碼管預(yù)置洗滌時(shí)間（分鐘數(shù)），洗滌過(guò)程在送入預(yù)置時(shí)間后開(kāi)始運(yùn)轉(zhuǎn)，洗滌中按倒計(jì)時(shí)方式對(duì)洗滌過(guò)程作計(jì)時(shí)顯示，用LED表示電機(jī).
關(guān)鍵字：洗衣機(jī) 洗滌程序 FPGA CPLD

遠(yuǎn)端攝影監(jiān)視被使用在越來(lái)越多的地方，例如：保全、道路 (流量) 監(jiān)視、河川山坡地狀況監(jiān)視等。電腦網(wǎng)路的發(fā)達(dá)，使得攝影監(jiān)視也可以利用電腦網(wǎng)路來(lái)實(shí)現(xiàn)。本工作以 FPGA 嵌入式系統(tǒng)設(shè)計(jì)網(wǎng)路攝影監(jiān)視系統(tǒng)。每一個(gè)本地?cái)z影機(jī)配置一個(gè) IP，即可由遠(yuǎn)端電腦監(jiān)視各個(gè)地方的狀況。
關(guān)鍵字：網(wǎng)絡(luò)攝影機(jī) 監(jiān)視系統(tǒng) FPGA 循環(huán)式資料保存