fpga+dsp 文章最新資訊

FPGA設(shè)計(jì)經(jīng)驗(yàn)之邊沿檢測

　　在同步電路設(shè)計(jì)中，邊沿檢測是必不可少的!　　例如：在一個時鐘頻率16MHz的同步串行總線接收電路里，串行總線波特率為1Mbps。在串行總線的發(fā)送端是在同步時鐘(1MHz)的上升沿輸出數(shù)據(jù)，在接收端在同步時鐘的下降沿對輸入數(shù)據(jù)進(jìn)行接收采樣。在這個接收電路里檢測同步時鐘的下降沿是必不可少的。假設(shè)主時鐘-clk，同步時鐘-rck，同步數(shù)據(jù)-data?！　∮行┤嗽谶呇貦z測的時候就喜歡這樣做：　　　　但是大家忽略了一種情況，就是clk與rck之間比沒有必然的同步關(guān)系，當(dāng)r
關(guān)鍵字： FPGA 邊沿檢測

Achronix開設(shè)上海代表處以支持大中華地區(qū)對其FPGA產(chǎn)品的強(qiáng)勁需求

　　Achronix今日宣布其已在上海開設(shè)新的辦公室，以組建由工程與技術(shù)支持專業(yè)人員組成的本地團(tuán)隊(duì)。新辦公室的這支團(tuán)隊(duì)將與Achronix在全球其他地點(diǎn)的團(tuán)隊(duì)密切合作，為大中華地區(qū)的客戶提供支持。該辦公室位于上海張江高科技園區(qū)長泰廣場，所在區(qū)域?yàn)槲覈呻娐樊a(chǎn)業(yè)中心之一?！　chronix在2017年的營業(yè)收入將比上年增長700%，使其成為2017年成長最快的半導(dǎo)體公司之一;其快速增長的營業(yè)收入得益于客戶對最高性能、低功耗、可編程的基于FPGA的硬件加速解決方案的強(qiáng)勁需求。這些需求來自于諸如軟件定義網(wǎng)絡(luò)
關(guān)鍵字： Achronix FPGA

具有劃時代意義的芯片匯總，賽靈思FPGA和東芝NAND閃存在列

　　對大多數(shù)人來說，微芯片是一些長著小小的金屬針，標(biāo)著看似隨機(jī)的字母或數(shù)字的字符串的黑盒子。但是對那些懂的人來說，有些芯片就像名人一樣站在紅毯上。有許多這樣的集成電路直接或間接地為改變世界的產(chǎn)品賦能，從而得到榮耀，也有一些芯片對整個計(jì)算環(huán)境造成了長期的影響。也有一些，它們的雄心壯志失敗后成為警世的故事。　　為了紀(jì)念這些偉大的芯片，并講述它們背后的人和故事，IEEE Spectrum 制作了這個“芯片名人堂”(Chip Hall of Fame)。登堂的是7
關(guān)鍵字： FPGA NAND

基于Verilog語言的等精度頻率計(jì)設(shè)計(jì)

　　引言　　傳統(tǒng)測量頻率的方法主要有直接測量法、分頻測量法、測周法等，這些方法往往只適用于測量一段頻率，當(dāng)被測信號的頻率發(fā)生變化時，測量的精度就會下降。本文提出一種基于等精度原理的測量頻率的方法，在整個頻率測量過程中都能達(dá)到相同的測量精度，而與被測信號的頻率變化無關(guān)。本文利用FPGA(現(xiàn)場可編程門陣列)的高速數(shù)據(jù)處理能力，實(shí)現(xiàn)對被測信號的測量計(jì)數(shù);利用單片機(jī)的運(yùn)算和控制能力，實(shí)現(xiàn)對頻率、周期、脈沖寬度的計(jì)算及顯示?！　〉染葴y量原理等精度測量的一個最大特點(diǎn)是測量的實(shí)際門控時間不是一個固定值，而
關(guān)鍵字： Verilog FPGA

基于FPGA自適應(yīng)數(shù)字頻率計(jì)的設(shè)計(jì)

　　在電子工程，資源勘探，儀器儀表等相關(guān)應(yīng)用中，頻率計(jì)是工程技術(shù)人員必不可少的測量工具。頻率測量也是電子測量技術(shù)中最基本最常見的測量之一。不少物理量的測量，如轉(zhuǎn)速、振動頻率等的測量都涉及到或可以轉(zhuǎn)化為頻率的測量。目前，市場上有各種多功能、高精度、高頻率的數(shù)字頻率計(jì)，但價格不菲。為適應(yīng)實(shí)際工作的需要，本文在簡述頻率測量的基本原理和方法的基礎(chǔ)上，提供一種基于FPGA的數(shù)字頻率計(jì)的設(shè)計(jì)和實(shí)現(xiàn)過程，本方案不但切實(shí)可行，而且具有成本低廉、小巧輕便、便于攜帶等特點(diǎn)。　　1 數(shù)字頻率測量原理和方法及本系統(tǒng)硬件
關(guān)鍵字： FPGA 數(shù)字頻率計(jì)

基于Verilog FPGA 流水燈設(shè)計(jì)

　　1 功能概述　　流水廣告燈主要應(yīng)用于LED燈光控制。通過程序控制LED的亮和滅，多個LED燈組成一個陣列，依次逐個點(diǎn)亮的時候像流水一樣，所以叫流水燈。由于其形成美觀大方的視覺效果，因此廣泛應(yīng)用于店鋪招牌、廣告、大型建筑夜間裝飾、景觀裝飾等?！　≡贔PGA電路設(shè)計(jì)中，盡管流水燈的設(shè)計(jì)屬于比較簡單的入門級應(yīng)用，但是其運(yùn)用到的方法，是FPGA設(shè)計(jì)中最核心和最常用部分之一，是FPGA設(shè)計(jì)必須牢固掌握的基礎(chǔ)知識。從這一步開始，形成良好的設(shè)計(jì)習(xí)慣，寫出整潔簡潔的代碼，對于FPGA設(shè)計(jì)師來說至
關(guān)鍵字： Verilog FPGA

物聯(lián)網(wǎng)市場的春天還沒來？

物聯(lián)網(wǎng)市場成長并不如預(yù)期樂觀。
關(guān)鍵字：物聯(lián)網(wǎng) DSP

高云半導(dǎo)體小蜜蜂家族GW1N系列新增兩款非易失性FPGA芯片成員

　　廣東高云半導(dǎo)體科技股份有限公司(以下簡稱“高云半導(dǎo)體”)今日宣布：高云半導(dǎo)體小蜜蜂家族GW1N系列新增GW1N-9和GW1N-6兩款非易失性FPGA芯片成員，并開始向客戶提供工程樣片及開發(fā)板?！　∽鳛樾∶鄯浼易錑W1N系列成員，GW1N-9和GW1N-6繼承了GW1N系列的低功耗、高性能、多用戶I/O、用戶邏輯資源豐富，支持高速LVDS接口，支持可隨機(jī)訪問的用戶閃存模塊等特點(diǎn);并在此基礎(chǔ)上，結(jié)合新的市場趨勢，創(chuàng)造性地集成了新的功能，使之成為全球首款集成了支持MIPI I3C和MIPI&nbs
關(guān)鍵字：高云 FPGA

基于EDA技術(shù)的FPGA設(shè)計(jì)探究

　　集成電路技術(shù)和計(jì)算機(jī)技術(shù)的蓬勃發(fā)展。讓電子產(chǎn)品設(shè)計(jì)有了更好的應(yīng)用市場。實(shí)現(xiàn)方法也有了更多的選擇。傳統(tǒng)電子產(chǎn)品設(shè)計(jì)方案是一種基于電路板的設(shè)計(jì)方法。該方法需要選用大量的固定功能器件.然后通過這些器件的配合設(shè)計(jì)從而模擬電子產(chǎn)品的功能，其工作集中在器件的選用及電路板的設(shè)計(jì)上?！　‰S著計(jì)算機(jī)性價比的提高及可編程邏輯器件的出現(xiàn)。對傳統(tǒng)的數(shù)字電子系統(tǒng)設(shè)計(jì)方法進(jìn)行了解放性的革命?，F(xiàn)代電子系統(tǒng)設(shè)計(jì)方法是設(shè)計(jì)師自己設(shè)計(jì)芯片來實(shí)現(xiàn)電子系統(tǒng)的功能.將傳統(tǒng)的固件選用及電路板設(shè)計(jì)工作放在芯片設(shè)計(jì)中進(jìn)行。進(jìn)人新世紀(jì)電子產(chǎn)品設(shè)計(jì)系統(tǒng)
關(guān)鍵字： EDA FPGA

力戰(zhàn)英特爾、英偉達(dá) 老牌FPGA玩家不懼挑戰(zhàn)

傳統(tǒng)應(yīng)用幾近飽和，新應(yīng)用還有待拓展，競爭對手步步緊逼，盈利能力面臨挑戰(zhàn)，這些難題要如何解決?看老牌FPGA玩家Xilinx是如何應(yīng)對的…
關(guān)鍵字： FPGA 英特爾

智能手機(jī)能拍出數(shù)碼單反相機(jī)質(zhì)量的照片嗎？自己判斷...

為了使智能手機(jī)拍照達(dá)到單反相機(jī)的效果，可以采用添加DSP的方法來改善ISP的圖像處理。該方法有諸多好處，例如可以提供WRGB到RGB轉(zhuǎn)換、失真校正、視頻防抖和其他ISP增強(qiáng)功能;還可以實(shí)現(xiàn)許多其它功能，顯著提高靜態(tài)圖像和視頻片段的質(zhì)量，如低光增強(qiáng)、HDR和超分辨率;另外降低了功率等。
關(guān)鍵字：手機(jī) 拍照單反相機(jī) DSP 201708

Cadence推出針對最新移動和家庭娛樂應(yīng)用的Tensilica HiFi 3z DSP架構(gòu)

　　楷登電子(美國 Cadence 公司)今天宣布推出針對最新移動和家庭娛樂應(yīng)用中系統(tǒng)級芯片(SoC)設(shè)計(jì)的Cadence? Tensilica? HiFi 3z DSP IP內(nèi)核。其應(yīng)用包括智能手機(jī)、增強(qiáng)現(xiàn)實(shí)(AR)/ 3D眼鏡、數(shù)字電視和機(jī)頂盒(STB)等。比較在業(yè)界音頻DSP內(nèi)核發(fā)貨量站主導(dǎo)地位的前一代產(chǎn)品HiFi 3 DSP ，新的HiFi 3z架構(gòu)將可提供超過1.3
關(guān)鍵字： Cadence DSP

基于FPGA的PCB測試機(jī)硬件電路設(shè)計(jì)

　　PCB 光板測試機(jī)基本的測試原理是歐姆定律，其測試方法是將待測試點(diǎn)間加一定的測試電壓，用譯碼電路選中PCB 板上待測試的兩點(diǎn)，獲得兩點(diǎn)間電阻值對應(yīng)的電壓信號，通過電壓比較電路，測試出兩點(diǎn)間的電阻或通斷情況。重復(fù)以上步驟多次，即可實(shí)現(xiàn)對整個電路板的測試?！　∮捎诒粶y試的點(diǎn)數(shù)比較多，一般測試機(jī)都在2048點(diǎn)以上，測試控制電路比較復(fù)雜，測試點(diǎn)的查找方法以及切換方法直接影響測試機(jī)的測試速度，本文研究了基于FPGA的硬件控制系統(tǒng)設(shè)計(jì)?！　∮布刂葡到y(tǒng)　　測試過程是在上
關(guān)鍵字： FPGA PCB

基于DSP的自適應(yīng)濾波器的設(shè)計(jì)方案

　　根據(jù)自適應(yīng)濾波的原理，主要論述和分析了易于實(shí)現(xiàn)的最小均方差算法，通過比較IIR結(jié)構(gòu)和FIR結(jié)構(gòu)濾波器的優(yōu)缺點(diǎn)，采用橫向FIR結(jié)構(gòu)的自適應(yīng)濾波器來實(shí)現(xiàn)。為了滿足自適應(yīng)濾波的實(shí)時性要求，采用TMS320F28234芯片的系統(tǒng)設(shè)計(jì)，并設(shè)計(jì)了其硬件最小系統(tǒng)和軟件系統(tǒng)，最后用TMS320F28234實(shí)現(xiàn)自適應(yīng)濾波器。仿真結(jié)果表明，本方案的自適應(yīng)濾波器濾波效果優(yōu)越，具有較強(qiáng)的實(shí)用性。　　引言　　濾波是信號處理領(lǐng)域的一種最基本而又極其重要的技術(shù)。利用濾波技術(shù)可以從復(fù)雜的信號中提取所需要的信號，同時抑制噪聲或干擾信號
關(guān)鍵字： DSP 自適應(yīng)濾波器

FPGA設(shè)計(jì)需注意的方方面面

　　不管你是一名邏輯設(shè)計(jì)師、硬件工程師或系統(tǒng)工程師，甚或擁有所有這些頭銜，只要你在任何一種高速和多協(xié)議的復(fù)雜系統(tǒng)中使用了FPGA，你就很可能需要努力解決好器件配置、電源管理、IP集成、信號完整性和其他的一些關(guān)鍵設(shè)計(jì)問題。不過，你不必獨(dú)自面對這些挑戰(zhàn)，因?yàn)樵诋?dāng)前業(yè)內(nèi)領(lǐng)先的FPGA公司里工作的應(yīng)用工程師每天都會面對這些問題，而且他們已經(jīng)提出了一些將令你的設(shè)計(jì)工作變得更輕松的設(shè)計(jì)指導(dǎo)原則和解決方案。　　I/O信號分配　　可提供最多的多功能引腳、I/O標(biāo)準(zhǔn)、端接方案和差分對的FPGA在信號分配方面也具有最復(fù)雜的設(shè)
關(guān)鍵字： FPGA PCB