首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> fpga+dsp

fpga+dsp 文章 最新資訊

TMS320C3x DSP和PC機的異步串行通信設(shè)計

  • TMS320C3x DSP和PC機的異步串行通信設(shè)計,TMS320C3x DSP是目前國內(nèi)應(yīng)用比較廣泛的DSP芯片之一，它提供了可與外部串行設(shè)備通信的串行接口，支持8/16/24/32位數(shù)據(jù)交換，為設(shè)計A/D、D/A接口電路提供了很大的靈活性。然而，當(dāng)DSP系統(tǒng)和PC機進行通信時，如何設(shè)計合
  • 關(guān)鍵字： 通信  設(shè)計  串行  異步  DSP  PC  TMS320C3x  DSP  

用DSP實現(xiàn)抖動(Jitter)測量的方法

  • 用DSP實現(xiàn)抖動(Jitter)測量的方法,近年來,抖動（Jitter）已經(jīng)成為通信工程師非常重視的信號特征。在數(shù)字系統(tǒng)中,時鐘頻率正在變得越來越高。隨著速率的升組,在上升沿或是下降沿哪性是微小的變化也變得越來越重要。因為時鐘或數(shù)據(jù)的抖動會影響到數(shù)據(jù)的完
  • 關(guān)鍵字： 測量  方法  Jitter  抖動  實現(xiàn)  DSP  DSP  

基于DSP和X5165芯片的非易失性數(shù)據(jù)存儲設(shè)計

  • 基于DSP和X5165芯片的非易失性數(shù)據(jù)存儲設(shè)計,數(shù)字信號處理器（DSP）的應(yīng)用日趨廣泛，而重要數(shù)據(jù)的非易失性保存問題常常是DSP應(yīng)用中不可缺少的一部分。目前，非易失性的數(shù)據(jù)保存方法多采用EEPROM（電可擦可編程只讀存儲器）芯片。本文介紹的X5165芯片，可以較好地
  • 關(guān)鍵字： 數(shù)據(jù)  存儲  設(shè)計  易失性  芯片  DSP  X5165  基于  DSP  

一種基于FPGA的AGWN信號生成器的設(shè)計

  • 在通信系統(tǒng)中分析計算系統(tǒng)抗噪聲性能時，經(jīng)常假定信道噪聲為加性高斯型白噪聲(AGWN)。本文就是通過分析AG...
  • 關(guān)鍵字： FPGA  AGWN  信號生成器  

基于FPGA的數(shù)據(jù)采集控制模塊設(shè)計

  • 0 引 言
    數(shù)據(jù)采集和控制系統(tǒng)是對生產(chǎn)過程或科學(xué)實驗中各種物理量進行實時采集、測試和反饋控制的閉環(huán)控制，它在工業(yè)控制、軍事電子設(shè)備、醫(yī)學(xué)監(jiān)護等許多領(lǐng)域發(fā)揮著重要作用。其中，數(shù)據(jù)采集部分尤為重要，而傳統(tǒng)
  • 關(guān)鍵字： FPGA  數(shù)據(jù)  采集控制  模塊設(shè)計    

基于FPGA的級聯(lián)結(jié)構(gòu)FFT處理器的優(yōu)化設(shè)計

  • 0 引 言
    數(shù)字信號處理主要研究采用數(shù)字序列或符號序列表示信號，并用數(shù)字計算方法對這些序列進行處理，以便把信號變換成符合某種需要的形式。在現(xiàn)代數(shù)字信號處理中，最常用的變換方法就是離散傅里葉變換(DFT)，
  • 關(guān)鍵字： FPGA  FFT  級聯(lián)  處理器    

基于改進型二步索引算法OSD電路的FPGA實現(xiàn)

  • 基于改進型二步索引算法OSD電路的FPGA實現(xiàn), 0 引 言 OSD(on screen display)，即在屏顯示系統(tǒng)，是實現(xiàn)人機界面交互的基礎(chǔ)，在視頻處理SOC中作為重要功能模塊有著廣泛的應(yīng)用。 基于SOC技術(shù)的模塊化設(shè)計要求各功能模塊盡可能小地占用電路資源，以滿足芯片系統(tǒng)
  • 關(guān)鍵字： 電路  FPGA  實現(xiàn)  OSD  算法  改進型  索引  基于  FPGA  

基于DSP的全橋移相控制感應(yīng)加熱電源研究

  • 基于DSP的全橋移相控制感應(yīng)加熱電源研究,0 引言
    隨著感應(yīng)加熱電源對自動化控制程度及可靠性要求的提高，感應(yīng)加熱電源正向智能化與數(shù)字化控制的方向發(fā)展。DSP具有高速的數(shù)字處理能力及豐富的外設(shè)功能，使得一些先進的控制策略能夠應(yīng)用實踐，研究基于D
  • 關(guān)鍵字： 加熱  研究  感應(yīng)  控制  DSP  全橋移  基于  電源  

TMS320F206外圍電路典型設(shè)計

  • TMS320F206外圍電路典型設(shè)計,　1 引 言　　數(shù)字信號處理DSP芯片是一種能夠?qū)崟r快速地實現(xiàn)各種數(shù)字信號處理算法控制的微處理器，已經(jīng)在通信與信息系統(tǒng)、信號與處理、自動控制、雷達(dá)、航空航天、醫(yī)療等許多領(lǐng)域得到了廣泛的應(yīng)用?！　∧壳吧a(chǎn)DSF
  • 關(guān)鍵字： 設(shè)計  典型  電路  外圍  TMS320F206  DSP  

對基于FPGA的作戰(zhàn)系統(tǒng)時統(tǒng)的研究與設(shè)計

  • O引言作戰(zhàn)系統(tǒng)時間的統(tǒng)一同步(時統(tǒng))的重要性越來越得到重視，只有保證整個系統(tǒng)處在同一時間的基準(zhǔn)...
  • 關(guān)鍵字： FPGA  作戰(zhàn)系統(tǒng)  時統(tǒng)  

追新逐熱還是腳踏實地？跟上技術(shù)發(fā)展的步伐

  • 　　我真的需要那種技術(shù)嗎?我現(xiàn)在應(yīng)該購買嗎?如果我不購買，是不是就會處于劣勢?我會不會因為做出錯誤的決定而出局?即便不想成為先行者，同行的壓力與技術(shù)變化的速度，也會使我們不斷面對類似的更多問題。最終，我們還是得想辦法回到正確的技術(shù)軌道上來。 　　研究、保持使用最新技術(shù)以及直覺，都將有助于縮小這些決定的范圍，不過最終還是得在冒險一試與放棄之間做出選擇。即使有些不情愿或者也許有點晚，我們?nèi)匀粨碜o變革。 　　在消費類電子產(chǎn)品前沿，事情并不總是那么順理成章的。無論行業(yè)評論員的權(quán)威意見是什么，也不管他們給予怎樣
  • 關(guān)鍵字： Altium  FPGA  設(shè)計工具  

32階FIR濾波器的FPGA實現(xiàn)

  • 隨著軟件無線電的發(fā)展。對于濾波器的處理速度要求越來越高。傳統(tǒng)的FIR濾波器一般采用通用DSP處理器，但是DSP處理器采用的是串行運算，而FPGA是現(xiàn)場可編程陣列，可以實現(xiàn)專用集成電路，另外還可以采用純并行結(jié)構(gòu)
  • 關(guān)鍵字： FPGA  FIR  濾波器    

FPGA開發(fā)中按鍵消抖與單脈沖發(fā)生器電路

  • FPGA開發(fā)中常用到單脈沖發(fā)生器。一些文章介紹過產(chǎn)生單脈沖的電路，產(chǎn)生的單脈沖脈寬和相位都不能與時鐘同步，只能用在要求不嚴(yán)格的場合。筆者目前從事的課題中需要一個與時鐘周期等寬，相位與時鐘周期相同的鍵
  • 關(guān)鍵字： FPGA  按鍵消抖  單脈沖  發(fā)生器電路    

超越 SoC 的設(shè)計創(chuàng)新

  • 　　大多數(shù)軟、硬件工程師都很熟悉 FPGA，這點應(yīng)該勿庸置疑。這種熟悉不見得是實質(zhì)性的熟悉，而是從概念上比較了解，也就是說 FPGA 功能的快速發(fā)展和成本的不斷下降是大家都不容忽略的優(yōu)勢。同時，他們也認(rèn)識到這種可編程器件顯然能方便地作為各種數(shù)字電路以及邏輯處理的高靈活度、低成本的載體。 　　基本說來，在設(shè)計方案中發(fā)揮 FPGA 的功能就是簡單地映射出所需的邏輯，然后將其下載至適當(dāng)容量大小的器件中。這有些像大型處理器系統(tǒng)主體設(shè)計的輔助支持工作，而且在該層面上也確實發(fā)揮著自身的支持性作用。 　　近期一些應(yīng)
  • 關(guān)鍵字： SoC  FPGA  

基于FPGA的8段數(shù)碼管動態(tài)顯示IP核設(shè)計

  • 設(shè)計基于FPGA的8段數(shù)碼管動態(tài)顯示IP核，介紹8段數(shù)碼管內(nèi)部結(jié)構(gòu)及其驅(qū)動顯示方式和IP核設(shè)計方法，給出8段數(shù)碼管動態(tài)顯示IP核的Verilog HDL程序源代碼及其C語言驅(qū)動程序。此IP核可例化成1～8個共陰極(或共陽極)數(shù)碼管控制器，能方便地控制1～8個數(shù)碼管同時顯示數(shù)字和小數(shù)點位。測試結(jié)果表明，該IP核工作可靠、穩(wěn)定，可直接應(yīng)用于電子設(shè)計中。
  • 關(guān)鍵字： FPGA  8段數(shù)碼管  動態(tài)顯示  IP核    
共9912條 479/661 |‹ « 477 478 479 480 481 482 483 484 485 486 » ›|

fpga+dsp介紹

您好，目前還沒有人創(chuàng)建詞條fpga+dsp!
歡迎您創(chuàng)建該詞條，闡述對fpga+dsp的理解，并與今后在此搜索fpga+dsp的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473