fpga+dsp 文章最新資訊

Xilinx Virtex-6與Spartan-6 FPGA連接目標(biāo)參考設(shè)計(jì)支持PCI Express 兼容性設(shè)計(jì)

　　全球可編程平臺(tái)領(lǐng)導(dǎo)廠商賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX) )日前宣布其Spartan®-6與Virtex®-6 FPGA連接目標(biāo)參考設(shè)計(jì)通過PCI Express®認(rèn)證，為支持開發(fā)人員的下一代高速串行I/O設(shè)計(jì)，提供了一個(gè)完整且切實(shí)可行的參考實(shí)例。作為賽靈思連接目標(biāo)設(shè)計(jì)平臺(tái)的一部分，該參考設(shè)計(jì)將能夠?yàn)樵O(shè)計(jì)人員提供所需資源，讓他們可以把時(shí)間集中在差異化產(chǎn)品的設(shè)計(jì)上，從而加快其客戶終端產(chǎn)品系統(tǒng)的部署速度。　　賽靈思平臺(tái)營(yíng)銷總監(jiān)Brent Przy
關(guān)鍵字： Xilinx FPGA Spartan Virtex

一種基于FPGA的語(yǔ)音密碼鎖系統(tǒng)的研究與設(shè)計(jì)

引言電子密碼鎖系統(tǒng)主要由電子鎖體、電子密匙等部分組成，一把電子密匙里能存放多組開鎖密碼，用戶在...
關(guān)鍵字： FPGA 語(yǔ)音密碼鎖 EP1C3T144

一種基于CPLD的DSP人機(jī)接口模塊設(shè)計(jì)

CPLD(ComplexprogrammableLogicDevice，復(fù)雜可編程邏輯器件)是在傳統(tǒng)的PAL、GAL基礎(chǔ)上發(fā)展而來(lái)的，具有...
關(guān)鍵字： CPLD DSP 人機(jī)接口模塊

一種基于FPGA的雷達(dá)波束控制系統(tǒng)設(shè)計(jì)

為了達(dá)到波束控制高效、低成本和小型化的目標(biāo)。在此介紹一種基于FPGA的相控陣?yán)走_(dá)波束控制系統(tǒng)硬件平臺(tái)及其軟件設(shè)計(jì)。系統(tǒng)采用FPGA作為波束控制算法實(shí)現(xiàn)的核心，選用單片機(jī)實(shí)現(xiàn)陣面組件驅(qū)動(dòng)部分的控制調(diào)試，在此硬件平臺(tái)上，開發(fā)一種用硬件描述語(yǔ)言和單片機(jī)匯編語(yǔ)言與VB語(yǔ)言設(shè)計(jì)相結(jié)合實(shí)現(xiàn)的波束控制系統(tǒng)。設(shè)計(jì)的系統(tǒng)設(shè)備量少，控制和調(diào)試功能完善，適宜于推廣到集中式運(yùn)算、分布式驅(qū)動(dòng)的波束控制體系。
關(guān)鍵字：設(shè)計(jì) 控制系統(tǒng) 雷達(dá) FPGA 基于

發(fā)揮 FPGA 設(shè)計(jì)的無(wú)限潛力

　　盡管 FPGA 為嵌入式設(shè)計(jì)帶來(lái)了強(qiáng)大的功能與靈活性，但額外的開發(fā)流程也給設(shè)計(jì)工作增加了新的復(fù)雜性和限制問題。整合傳統(tǒng)的硬件-FPGA-軟件設(shè)計(jì)流程并充分利用 FPGA 的可再編程功能是我們的一個(gè)解決之道。　　隨著 FPGA 技術(shù)逐步延伸至軍事電子系統(tǒng)以及嵌入式電子產(chǎn)業(yè)的幾乎全部領(lǐng)域，能發(fā)揮可編程邏輯優(yōu)勢(shì)的應(yīng)用已經(jīng)占據(jù)主流地位。通信、機(jī)載和控制系統(tǒng)尤其受益于 FPGA 的設(shè)計(jì)靈活性、現(xiàn)場(chǎng)重構(gòu)和并行處理功能。同時(shí)，較短的設(shè)計(jì)周期和更加簡(jiǎn)化的驗(yàn)證過程則有助于加快應(yīng)用投入現(xiàn)場(chǎng)的進(jìn)程。　　盡管 FPG
關(guān)鍵字： Altium FPGA

大容量無(wú)線傳輸技術(shù)中高性能DSP 的啟動(dòng)方法

本文針對(duì)在極低譜密度，高頻譜利用率的大容量無(wú)線傳輸技術(shù)研究中C6000 系列DSP 的應(yīng)用程序大于1K 字節(jié)的情況，提出了一種使用二級(jí)bootloader 從Flash 啟動(dòng)DSP 的方法。該方法可應(yīng)用于采用了C6000 系列DSP 的嵌入式系統(tǒng)中，不需要額外的Flash 編程器，具有廣泛的適用性。
關(guān)鍵字： DSP 啟動(dòng) 方法高性中高無(wú)線傳輸技術(shù) 大容量交換

FPGA設(shè)計(jì)的高速FIFO電路技術(shù)

FPGA設(shè)計(jì)的高速FIFO電路技術(shù),本文主要介紹高速FIFO電路在數(shù)據(jù)采集系統(tǒng)中的應(yīng)用，相關(guān)電路主要有高速A/D轉(zhuǎn)換器、FPGA、SDRAM存儲(chǔ)器等。圖1為本方案的結(jié)構(gòu)框圖。在大容量高速采集系統(tǒng)項(xiàng)目的開發(fā)過程中，F(xiàn)PGA作為可編程邏輯器件，設(shè)計(jì)靈活、可操作性
關(guān)鍵字：電路技術(shù) FIFO 高速設(shè)計(jì) FPGA

多種EDA工具的FPGA設(shè)計(jì)方案

概述：介紹了利用多種EDA工具進(jìn)行FPGA設(shè)計(jì)的實(shí)現(xiàn)原理及方法,其中包括設(shè)計(jì)輸入、綜合、功能仿真、實(shí)現(xiàn)、時(shí)序仿真、配置下載等具體內(nèi)容。并以實(shí)際操作介紹了整個(gè)FPGA的設(shè)計(jì)流程。關(guān)鍵詞: FPGA 仿真綜合 EDA在數(shù)字
關(guān)鍵字： FPGA EDA 設(shè)計(jì)方案

對(duì)勾形復(fù)蘇新需求引領(lǐng)半導(dǎo)體業(yè)革新

　　今年4月的Globalpress電子峰會(huì)如期在美國(guó)舊金山舉行，30多家公司的密集講演折射出半導(dǎo)體業(yè)的回暖態(tài)勢(shì)，而從與會(huì)公司的發(fā)展策略和分享的熱點(diǎn)技術(shù)中，或可一窺半導(dǎo)體業(yè)下一波的發(fā)展方向。本報(bào)記者特就其中的熱點(diǎn)技術(shù)進(jìn)行探討，并就幾家公司的發(fā)展策略進(jìn)行介紹，以饗讀者。　　ASIC與FPGA發(fā)力低功耗　　年參加Globalpress電子峰會(huì)的企業(yè)代表中，與FPGA相關(guān)的公司數(shù)量眾多，包括Altera、Lattice(萊迪思)、QuickLogic等。而與其呈此消彼長(zhǎng)之勢(shì)的ASIC陣營(yíng)也不甘示弱，Op
關(guān)鍵字： ASIC FPGA

基于FPGA視頻采集中的I2C總線設(shè)計(jì)與實(shí)現(xiàn)

隨著編碼理論和多媒體網(wǎng)絡(luò)應(yīng)用的發(fā)展，圖像和視頻壓縮編碼JPEG2000系統(tǒng)應(yīng)用得到逐步推廣。在此從視頻采集中I2C總線的特點(diǎn)、協(xié)議入手，著重對(duì)I2C總線設(shè)計(jì)及實(shí)現(xiàn)方法進(jìn)行介紹。基于視頻采集芯片SAA7111，提出采用VHDL語(yǔ)言來(lái)模擬實(shí)現(xiàn)I2C總線接口的方法，并將其嵌入到FPGA中。實(shí)驗(yàn)仿真結(jié)果證明數(shù)據(jù)是正確、穩(wěn)定、可靠的，具有一定的可借鑒性。
關(guān)鍵字：總線設(shè)計(jì) 實(shí)現(xiàn) I2C 集中 FPGA 視頻基于通信協(xié)議

FPGA+DSP導(dǎo)引頭信號(hào)處理中FPGA設(shè)計(jì)的關(guān)鍵技術(shù)

1引言隨著同防工業(yè)對(duì)精確制導(dǎo)武器要求的不斷提高，武器系統(tǒng)總體設(shè)計(jì)方案的日趨復(fù)雜，以及電子元器件水...
關(guān)鍵字： FPGA+DSP 導(dǎo)引頭信號(hào)處理設(shè)計(jì)

利用VHDL語(yǔ)言進(jìn)行可變速彩燈控制器的設(shè)計(jì)

0引言硬件描述語(yǔ)言(HDL)是相對(duì)于一般的計(jì)算機(jī)軟件語(yǔ)言如C，Pascal而言的。HDL是用于設(shè)計(jì)硬件電子系...
關(guān)鍵字： VHDL FPGA CPLD 可變速彩燈控制器

使用RapidIO技術(shù)搭建可重構(gòu)信號(hào)處理平臺(tái)

摘要：軍事領(lǐng)域常選擇ADI公司的TS201芯片用于信號(hào)處理平臺(tái)，但由于其采用基于電路交換的LINK口進(jìn)行連接，...
關(guān)鍵字： FPGA RapidIO 可重構(gòu) 信號(hào)處理 DSP LINK口

2009~2010年度TI DSP大賽決賽在哈爾濱舉行

　　2010年5月19日至22日，2009~2010年度TI DSP大獎(jiǎng)賽決賽在哈爾濱隆重舉行，本次競(jìng)賽由德州儀器主辦，哈爾濱工程大學(xué)承辦。共有來(lái)自全國(guó)25所高校的41支參賽隊(duì)，200余名師生參加了此次決賽，哈爾濱工程大學(xué)、復(fù)旦大學(xué)、清華大學(xué)、深圳大學(xué)等4支參賽隊(duì)分別獲得了OMAP3專題組、算法組、系統(tǒng)設(shè)計(jì)組的一等獎(jiǎng)。德州儀器副總裁林坤山先生，首席科學(xué)家Gene Frants先生、亞洲區(qū)大學(xué)計(jì)劃部總監(jiān)沈潔女士以及哈爾濱工程大學(xué)領(lǐng)導(dǎo)出席并為獲獎(jiǎng)學(xué)生頒獎(jiǎng)。會(huì)場(chǎng) 　　2009~2010年度TI DSP
關(guān)鍵字： TI DSP

Altium在Altium Designer軟件內(nèi)新增Aldec FPGA仿真技術(shù)

　　Altium和Aldec日前簽署的OEM協(xié)議中決定將Aldec的FPGA仿真功能添加到Altium Designer軟件中去。　　該協(xié)議的簽署使進(jìn)行FPGA(現(xiàn)場(chǎng)可編程門陣列)設(shè)計(jì)的電子產(chǎn)品設(shè)計(jì)師們?nèi)缁⑻硪?，業(yè)內(nèi)領(lǐng)先的Aldec VHDL及Verilog仿真功能實(shí)現(xiàn)了無(wú)縫集成，與Altium Designer軟件融為一體。電子產(chǎn)品設(shè)計(jì)師們可以在Altium電子產(chǎn)品設(shè)計(jì)統(tǒng)一架構(gòu)中使用久經(jīng)考驗(yàn)的Aldec仿真技術(shù)。　　Altium首席執(zhí)行官Nick Martin表示：“多年來(lái)，Alti
關(guān)鍵字： Altium FPGA Designer