首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁 >> 主題列表 >> fpga+dsp

fpga+dsp 文章 最新資訊

controller_4G08的方案設(shè)計(jì) 實(shí)現(xiàn)了FPGA對(duì)Flash的控制

  • 本文設(shè)計(jì)了一個(gè)Flash控制器controller_4G08，它建立了自己的指令集，可以方便地實(shí)現(xiàn)FPGA對(duì)Flash的控制和讀寫操作。FPGA主狀態(tài)機(jī)可以在系統(tǒng)時(shí)鐘頻率下對(duì)controller_4G08發(fā)送指令，然后等待controller_4G08返回的中斷
  • 關(guān)鍵字： Flash  控制  FPGA  實(shí)現(xiàn)  方案設(shè)計(jì)  controller_4G08  

DSP控制的UPS逆變器的諧波調(diào)節(jié)系統(tǒng)失真的消除

  • DSP控制的UPS逆變器的諧波調(diào)節(jié)系統(tǒng)失真的消除,一臺(tái)典型的在線式UPS系統(tǒng)框圖如圖1所示，它主要是由以下幾部分組成：整流濾波電路、充電器、逆變器、輸出變壓器及濾波路、靜態(tài)開關(guān)、充電電路、蓄電池組和控制監(jiān)測、顯示告警及保護(hù)電路。其中最主要的部分就是由整流
  • 關(guān)鍵字： 系統(tǒng)  真的  消除  調(diào)節(jié)  諧波  控制  UPS  逆變器  DSP  

DSP的異步串口擴(kuò)展問題解決方案 BF561 SPORT口

  • DSP的異步串口擴(kuò)展問題解決方案 BF561 SPORT口,在各種DSP應(yīng)用系統(tǒng)中，經(jīng)常需要與其他的設(shè)備或系統(tǒng)進(jìn)行數(shù)據(jù)通信，通用異步收發(fā)器UART(univetsal Asynchronous Receiver／Transmitter)是比較常用的一種通信模式。當(dāng)應(yīng)用系統(tǒng)要求多路UART，或者基于性能、成本綜合考慮
  • 關(guān)鍵字： 解決方案  BF561  SPORT  問題  擴(kuò)展  異步  串口  DSP  

從錯(cuò)誤中學(xué)習(xí)――不再仿真

  • 從錯(cuò)誤中學(xué)習(xí)――不再仿真,前幾天，我與一位從事硬核FPGA設(shè)計(jì)的設(shè)計(jì)師談起我開發(fā)系統(tǒng)芯片的方式。由于我提到了‘FPGA’，因此他問我對(duì)于仿真器的感覺怎么樣。而當(dāng)我告訴他我已近三年不依賴仿真器后，他大吃一驚，覺得不可思議。這同我與許多其
  • 關(guān)鍵字： 仿真  不再  學(xué)習(xí)  FPGA  

一種高性能浮點(diǎn)DSP芯片TMS320C6713及其最小系統(tǒng)的設(shè)計(jì)

  • 一種高性能浮點(diǎn)DSP芯片TMS320C6713及其最小系統(tǒng)的設(shè)計(jì),德州儀器公司推出的高性能浮點(diǎn)DSP芯片TMS320C6713顯著提高了嵌入式應(yīng)用的性能,降低了系統(tǒng)設(shè)計(jì)的復(fù)雜度。介紹了該芯片的結(jié)構(gòu)、特點(diǎn)和功能,進(jìn)行了TMS320C6713最小系統(tǒng)的設(shè)計(jì)并闡述了PCB設(shè)計(jì)時(shí)的注意事項(xiàng)。
  • 關(guān)鍵字： 最小  系統(tǒng)  設(shè)計(jì)  及其  TMS320C6713  浮點(diǎn)  DSP  芯片  高性能  音頻  

基于DSP高精度伺服位置環(huán)設(shè)計(jì)

  • 　　引言 　　機(jī)床是裝備制造業(yè)的母機(jī)，也是裝備制造業(yè)的引擎。我國“十一五”發(fā)展規(guī)劃明確規(guī)定：國產(chǎn)數(shù)控機(jī)床國內(nèi)市場占有率要達(dá)到60%，高端產(chǎn)品與國際先進(jìn)水平的差距縮小到5年以內(nèi)。 　　作為數(shù)控機(jī)床的重要功能部件，永磁同步電機(jī)伺服驅(qū)動(dòng)裝置是數(shù)控機(jī)床向高速度、高精度、高效率邁進(jìn)的關(guān)鍵基礎(chǔ)技術(shù)之一。隨著新的微處理器、電力電子技術(shù)和傳感器技術(shù)在伺服驅(qū)動(dòng)裝置的應(yīng)用，伺服驅(qū)動(dòng)器的性能獲得極大的提高。如日本的安川公司利用新的微處理器，以及通過擴(kuò)充新的控制算法，速度頻率響應(yīng)提高到了1.6kHz，
  • 關(guān)鍵字： 數(shù)控機(jī)床  DSP  永磁同步電機(jī)  

在Virtex-5 FPGA芯片中使用CRC硬模塊

  • 數(shù)據(jù)損壞是與數(shù)據(jù)傳輸和存儲(chǔ)有關(guān)的首要問題。只要是在通道上傳輸數(shù)據(jù)，就總會(huì)有出現(xiàn)某些錯(cuò)誤的有限概率。...
  • 關(guān)鍵字： FPGA  Virtex  Xilinx  CRC  

FPGA低功耗設(shè)計(jì)須權(quán)衡多項(xiàng)指標(biāo)

  • 　FPGA的功耗高度依賴于用戶的設(shè)計(jì)，沒有哪種單一的方法能夠?qū)崿F(xiàn)這種功耗的降低，如同其它多數(shù)事物一樣，降低功耗的設(shè)計(jì)就是一種協(xié)調(diào)和平衡藝術(shù)，在進(jìn)行低功耗器件的設(shè)計(jì)時(shí)，人們必須仔細(xì)權(quán)衡性能、易用性、成本、密
  • 關(guān)鍵字： FPGA  低功耗設(shè)計(jì)  指標(biāo)    

DSP虛擬I2C總線軟件包設(shè)計(jì)及應(yīng)用實(shí)例

  • DSP虛擬I2C總線軟件包設(shè)計(jì)及應(yīng)用實(shí)例,數(shù)字信號(hào)處理器(DSP)在各領(lǐng)域中的應(yīng)用已日趨廣泛，其中TI(TEXAS INSTRUMENT)公司的TMS320系列芯片占據(jù)了主導(dǎo)地位。TMS320F206(簡稱F206)由于具有片內(nèi)32K字的Flash，支持JTAG掃描端口的仿真調(diào)試，并支持程序的串行下載
  • 關(guān)鍵字： 設(shè)計(jì)  應(yīng)用  實(shí)例  軟件包  總線  虛擬  I2C  DSP  

基于Xilinx FPGA的千兆以太網(wǎng)及E1信號(hào)的光纖傳輸

  • 本文設(shè)計(jì)的基于Xilinx FPGA的千兆位以太網(wǎng)及E1信號(hào)的光纖傳輸系統(tǒng)采用Xilinx XC5VLX30T芯片，通過以太網(wǎng)測試儀和數(shù)據(jù)誤碼儀對(duì)本系統(tǒng)分別進(jìn)行性能測試，測試結(jié)果滿足設(shè)計(jì)要求，系統(tǒng)工作穩(wěn)定。從而實(shí)現(xiàn)了千兆位以太網(wǎng)信號(hào)和E1信號(hào)的接入功能，為用戶搭建了一個(gè)大容量、多業(yè)務(wù)的傳輸平臺(tái)。
  • 關(guān)鍵字： Xilinx  FPGA  千兆以太網(wǎng)  光纖傳輸    

基于TLl6C550C的DSP異步串行通信的實(shí)現(xiàn)

  • 摘要：由于TMS320C6416不帶異步串行收發(fā)接口(UART)，無法實(shí)現(xiàn)DSP系統(tǒng)常用的通串行通信。為此，本文基于TL16C550C設(shè)計(jì)了一種通過TMS32C6416實(shí)現(xiàn)UART數(shù)據(jù)通信的方法，同時(shí)給出了其硬件設(shè)計(jì)框圖以及通過TMS320C6416初始
  • 關(guān)鍵字： 通信  實(shí)現(xiàn)  串行  異步  TLl6C550C  DSP  基于  

基于FPGA的Viterbi譯碼器設(shè)計(jì)

  • 摘要：卷積碼及其Viterbi譯碼是現(xiàn)代通信系統(tǒng)中常用的一種信道編碼方法。文中介紹了Viterbi譯碼算法的原理，分析了Viterbi譯碼器的結(jié)構(gòu)，然后用Verilog語言設(shè)計(jì)了一種基于Altera公司的EP3C120F780C8芯片的(2，l，7)Vi
  • 關(guān)鍵字： Viterbi  FPGA  譯碼器    

基于FPGA的LDPC編碼設(shè)計(jì)

  • 針對(duì)低密度奇偶校驗(yàn)碼(簡稱LDPC碼)的直接編碼運(yùn)算量較大、復(fù)雜度高，根據(jù)RicIlarclson和Urbanke(RU)建議的編碼方案，介紹一種適于在FPGA上實(shí)現(xiàn)，利用有效校驗(yàn)矩陣來降低編碼復(fù)雜度的LDPC編碼方案，給出了編碼器設(shè)計(jì)實(shí)現(xiàn)的原理和編碼器的結(jié)構(gòu)和基本組成。在QuartusⅡ7．2軟件平臺(tái)上采用基于FPGA的VHDL語言實(shí)現(xiàn)了有效的編碼過程。結(jié)果表明：此方案在保證高效可靠傳輸?shù)耐瑫r(shí)降低了實(shí)現(xiàn)的復(fù)雜度。這種編碼方案可靈活應(yīng)用于不同的校驗(yàn)矩陣H，碼長和碼率的系統(tǒng)中。
  • 關(guān)鍵字： FPGA  LDPC  編碼    

FPGA電源的旁路電容值計(jì)算

  • 隨著速度更快密度更高的FPGA器件的出現(xiàn),保持信號(hào)完整性就成為高可靠,可重復(fù)性設(shè)計(jì)的關(guān)鍵.合適的電源旁路和退偶設(shè)計(jì)能夠改善整個(gè)設(shè)計(jì)的信號(hào)完整性.
  • 關(guān)鍵字： 計(jì)算  電容  旁路  電源  FPGA  

基于FPGA的PROFIBUS-DP集線器設(shè)計(jì)

  • 摘要：給出了用PROFIBUS―DP HUB來改變現(xiàn)場總線拓?fù)浣Y(jié)構(gòu)的設(shè)計(jì)方案，并對(duì)數(shù)據(jù)轉(zhuǎn)發(fā)方法進(jìn)行比較。描述了DP協(xié)議傳輸?shù)母袷?，重點(diǎn)介紹并分析了兩種幀結(jié)束檢測方法及其優(yōu)劣，最后通過八通道DP HUB的實(shí)例來說明了整個(gè)設(shè)計(jì)
  • 關(guān)鍵字： 設(shè)計(jì)  集線器  PROFIBUS-DP  FPGA  基于  
共9912條 448/661 |‹ « 446 447 448 449 450 451 452 453 454 455 » ›|

fpga+dsp介紹

您好，目前還沒有人創(chuàng)建詞條fpga+dsp!
歡迎您創(chuàng)建該詞條，闡述對(duì)fpga+dsp的理解，并與今后在此搜索fpga+dsp的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473