首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> fpga+dsp

fpga+dsp 文章 最新資訊

基于FPGA的兩種DDS實現(xiàn)

  • 闡述了兩種DDS的原理，頻率合成方式(DDFS)和直讀方式(DDWS)，給出了FPGA實現(xiàn)方式，分析了DDS的幾個關(guān)鍵的技術(shù)指標(biāo)，并通過Matlab仿真。頻率合成方式是比較常用的DDS產(chǎn)生方式，對它做了詳細(xì)的原理性介紹和實現(xiàn)說明，重點通過仿真詳細(xì)對比了兩種實現(xiàn)方式在性能指標(biāo)上的優(yōu)劣，為后人的選擇提供技術(shù)參考。
  • 關(guān)鍵字： FPGA  DDS    

基于FPGA的太陽跟蹤器的設(shè)計及實現(xiàn)

  • 在簡要介紹地日運行規(guī)律的基礎(chǔ)上，確定了視日運動跟蹤法的計算模型及跟蹤裝置的機械結(jié)構(gòu)。采用FPGA芯片XC3S1500為處理器，以步進電機為執(zhí)行機構(gòu)，采用Verilog語言設(shè)計實現(xiàn)了高度角一方位角太陽跟蹤系統(tǒng)。根據(jù)系統(tǒng)的要求建立了計時模塊、太陽高度角方位角計算模塊、日出日落時間計算模塊和步進電機脈沖控制模塊。通過實驗測試該系統(tǒng)能夠達到預(yù)期的性能指標(biāo)，對提高太陽能的利用率具有重要的現(xiàn)實意義。
  • 關(guān)鍵字： FPGA  跟蹤器    

基于DSP+MCU的列車滾動軸承故障診斷系統(tǒng)設(shè)計與應(yīng)用

  • 基于DSP+MCU的列車滾動軸承故障診斷系統(tǒng)充分利用了DSP和MCU的信號處理和控制能力，提高了系統(tǒng)的數(shù)據(jù)處理效率。實驗結(jié)果表明，該系統(tǒng)通過Hilbert變換法提取出包絡(luò)信號，利用小波奇異性檢測進行故障診斷，取得了很好的效果。
  • 關(guān)鍵字： 診斷  系統(tǒng)  設(shè)計  應(yīng)用  故障  軸承  DSP  MCU  列車  滾動  基于  

基于DSP的動態(tài)稱重系統(tǒng)設(shè)計

  • 基于DSP的動態(tài)稱重系統(tǒng)設(shè)計,通過分析目前國內(nèi)外使用的動態(tài)稱重系統(tǒng)(WIM)存在的問題，選擇石英壓電稱重傳感器作為動態(tài)稱重傳感器，并采用TMS320C6416的DSP核心器件設(shè)計并實現(xiàn)了相應(yīng)的動態(tài)稱重系統(tǒng)，利用Delphi完成了該動態(tài)稱重系統(tǒng)的軟件設(shè)計。該系統(tǒng)克服了傳統(tǒng)動態(tài)稱重系統(tǒng)測量精度低、所需時間長等缺點，通過實測表明該系統(tǒng)運行良好，應(yīng)用前景廣泛。
  • 關(guān)鍵字： 系統(tǒng)  設(shè)計  稱重  動態(tài)  DSP  基于  

基于FPGA的片上系統(tǒng)和嵌入式系統(tǒng)的遠(yuǎn)程監(jiān)控系統(tǒng)

  • 基于FPGA的片上系統(tǒng)和嵌入式系統(tǒng)的遠(yuǎn)程監(jiān)控系統(tǒng),本系統(tǒng)立足于利用Intemet實現(xiàn)核環(huán)境信息的遠(yuǎn)程采集。在實現(xiàn)上，采用了基于SOPC技術(shù)的嵌入式解決方案，通過在FPGA中嵌入NioslI軟核處理器和所需外設(shè)的IP Core(硅知識產(chǎn)權(quán)核)，然后再配備相應(yīng)的網(wǎng)絡(luò)接口，實現(xiàn)利用互聯(lián)
  • 關(guān)鍵字： 系統(tǒng)  監(jiān)控系統(tǒng)  遠(yuǎn)程  嵌入式  基于  FPGA  

基于DSP的LED大屏幕顯示系統(tǒng)

  • 基于DSP的LED大屏幕顯示系統(tǒng),目前采用的LED大屏幕顯示系統(tǒng)的控制電路，大多由單個或多個CPU及復(fù)雜的外圍電路組成，這種電路設(shè)計，單片機編程比較復(fù)雜，整個電路的調(diào)試比較麻煩，可靠性和實時性很難得到保證。針對這種情況，提出一種SD卡存儲顯示
  • 關(guān)鍵字： 顯示系統(tǒng)  大屏幕  LED  DSP  基于  

基于FPGA的SoC和嵌入式系統(tǒng)的遠(yuǎn)程監(jiān)控系統(tǒng)

  • 本系統(tǒng)立足于利用Intemet實現(xiàn)核環(huán)境信息的遠(yuǎn)程采集。在實現(xiàn)上，采用了基于SOPC技術(shù)的嵌入式解決方案，通過...
  • 關(guān)鍵字： 遠(yuǎn)程監(jiān)控  SoC  嵌入式  FPGA  

基于FPGA和頻率合成器的GPS信號源的設(shè)計

  • 頻率合成器是發(fā)射系統(tǒng)和接收系統(tǒng)中的核心器件，采用相位負(fù)反饋頻率控制技術(shù)，具有良好的窄帶載波跟蹤性能和...
  • 關(guān)鍵字： ADF4360-4  FPGA  頻率合成器  GPS信號源  

一種基于FPGA和單片機的掃頻儀研究與設(shè)計

  • 一個網(wǎng)絡(luò)的頻率特性包括幅頻特性和相頻特性，在系統(tǒng)設(shè)計時，各個網(wǎng)絡(luò)的頻率特性對該系統(tǒng)的穩(wěn)定性、工作頻帶...
  • 關(guān)鍵字： 掃頻儀  FPGA  單片機  掃頻信號  

基于65nm FPGA的多模無線基站的高端應(yīng)用

  • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
  • 關(guān)鍵字： 65nm  TD-SCDMA  FPGA  多模無線基站  

基于FPGA芯片和頻率合成器ADF4360-4的GPS信號源的設(shè)計方案

  • 基于FPGA芯片和頻率合成器ADF4360-4的GPS信號源的設(shè)計方案,　頻率合成器是發(fā)射系統(tǒng)和接收系統(tǒng)中的核心器件，采用相位負(fù)反饋頻率控制技術(shù)，具有良好的窄帶載波跟蹤性能和帶寬調(diào)制跟蹤性能，為系統(tǒng)上、下變頻提供本振信號，對相位噪聲和雜散具有很好的抑制作用，通過鎖相頻率合
  • 關(guān)鍵字： GPS  信號源  設(shè)計  方案  ADF4360-4  合成器  FPGA  芯片  頻率  

電容式指紋傳感器FPC1011C的指紋識別系統(tǒng)

  • 摘要：闡述一款基于DSP(Digital Signal Processor)的嵌入式指紋識別系統(tǒng)，對其硬件設(shè)計電路和軟件設(shè)計進行了詳細(xì)的論述。設(shè)計了雙電源切換系統(tǒng)，通過SPI協(xié)議與指紋采集頭FPC1011C和液晶屏進行通信，能夠方便地進行指
  • 關(guān)鍵字： DSP  傳感器   電源  

基于DSP的寬帶信息終端設(shè)計與實現(xiàn)

  • 基于DSP的寬帶信息終端設(shè)計與實現(xiàn), 摘要：本文研究并實現(xiàn)了一種基于DSP的寬帶信息終端，該系統(tǒng)采用ADI公司Blackfin系列ADSP-BF561處理器作為系統(tǒng)核心。文章介紹了系統(tǒng)設(shè)計和軟件設(shè)計，并給出了經(jīng)市場驗證的實踐結(jié)論?！　? 引言　　隨著家電、通信、
  • 關(guān)鍵字： DSP  

FPGA/EPLD的自上而下設(shè)計方法

  • FPGA/EPLD的自上而下設(shè)計方法,FPGA/EPLD的自上而下(Top-Down)設(shè)計方法：　　傳統(tǒng)的設(shè)計手段是采用原理圖輸入的方式進行的，如圖1所示。通過調(diào)用FPGA/EPLD廠商所提供的相應(yīng)物理元件庫，在電路原理圖中繪制所設(shè)計的系統(tǒng)，然后通過網(wǎng)表轉(zhuǎn)換產(chǎn)生某一特
  • 關(guān)鍵字： 方法  設(shè)計  自上而下  FPGA/EPLD  

基于FPGA與SRAM的大容量數(shù)據(jù)存儲的設(shè)計

  • 基于FPGA與SRAM的大容量數(shù)據(jù)存儲的設(shè)計,　1 前言　針對FPGA中內(nèi)部BlockRAM有限的缺點，提出了將FPGA與外部SRAM相結(jié)合來改進設(shè)計的方法，并給出了部分VHDL程序?！　? 硬件設(shè)計　　這里將主要討論以Xilinx公司的FPGA(XC2S600E-6fg456)和ISSI公司的SRAM(IS61
  • 關(guān)鍵字： 存儲  設(shè)計  數(shù)據(jù)  大容量  FPGA  SRAM  基于  
共9912條 430/661 |‹ « 428 429 430 431 432 433 434 435 436 437 » ›|

fpga+dsp介紹

您好，目前還沒有人創(chuàng)建詞條fpga+dsp!
歡迎您創(chuàng)建該詞條，闡述對fpga+dsp的理解，并與今后在此搜索fpga+dsp的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473