首頁(yè)　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問(wèn)答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁(yè) >> 主題列表 >> fpga+dsp

fpga+dsp 文章 最新資訊

基于FPGA嵌入式系統(tǒng)的雷達(dá)目標(biāo)模擬器的設(shè)計(jì)

  • 基于FPGA嵌入式系統(tǒng)的雷達(dá)目標(biāo)模擬器的設(shè)計(jì),人為地對(duì)雷達(dá)進(jìn)行測(cè)試時(shí)，有時(shí)只對(duì)雷達(dá)的某個(gè)和某些參數(shù)感興趣，希望在回波中表征感興趣的參數(shù)強(qiáng)一些，這時(shí)就應(yīng)該在回波中去掉雜波和噪聲的影響，而這在實(shí)際的外場(chǎng)試飛過(guò)程中是不可能實(shí)現(xiàn)的，這也是雷達(dá)信號(hào)模擬器對(duì)
  • 關(guān)鍵字： 目標(biāo)  模擬器  設(shè)計(jì)  雷達(dá)  系統(tǒng)  FPGA  嵌入式  基于  

某光電跟蹤產(chǎn)品雙DSP系統(tǒng)RS422通信設(shè)計(jì)

  • 摘要：以某光電跟蹤產(chǎn)品雙DSP系統(tǒng)為例，詳細(xì)介紹了RS 422通信設(shè)計(jì)。該系統(tǒng)設(shè)計(jì)選用Maxim公司提供的Max490ESA作為接口芯片。給出了其硬件接口原理圖，并分別從DSP和PC機(jī)兩方面詳細(xì)介紹了RS 422通信程序的設(shè)計(jì)，具體給
  • 關(guān)鍵字： RS422  通信  設(shè)計(jì)  系統(tǒng)  DSP  跟蹤  產(chǎn)品  光電  

MCU+DSP雙處理器的嵌入式平臺(tái)構(gòu)建

  • MCU+DSP雙處理器的嵌入式平臺(tái)構(gòu)建,自動(dòng)化控制要求實(shí)時(shí)采集數(shù)據(jù)，快速控制，多樣分析，通信靈活，雖然采用單個(gè)處理器構(gòu)成的硬件平臺(tái)不能滿足要求。采用以MCU+DSP雙處理器為核心的硬件平臺(tái)則是較合理的設(shè)計(jì)方案。利用DSP實(shí)現(xiàn)數(shù)據(jù)實(shí)時(shí)采集、分析、計(jì)算;M
  • 關(guān)鍵字： 平臺(tái)  構(gòu)建  嵌入式  處理器  DSP  MCU  

基于CPCI接口DSP板的雷達(dá)目標(biāo)模擬器

  • 基于CPCI接口DSP板的雷達(dá)目標(biāo)模擬器,提出一種基于CPCI接口DSP板的C波段雷達(dá)目標(biāo)模擬器。探測(cè)回波模擬，采用軟硬件相結(jié)合的方法。由主控計(jì)算機(jī)根據(jù)雷達(dá)工作參數(shù)預(yù)先設(shè)定并計(jì)算目標(biāo)數(shù)據(jù)，然后將數(shù)據(jù)加載到硬件電路中。硬件電路實(shí)時(shí)合成雷達(dá)回波信號(hào)并輸出
  • 關(guān)鍵字： 目標(biāo)  模擬器  雷達(dá)  DSP  CPCI  接口  基于  

基于MCU和FPGA的LED圖文顯示屏控制系統(tǒng)

  • 　　引言　　目前，市場(chǎng)上的中小規(guī)模LED顯示系統(tǒng)，一般采用傳統(tǒng)的單片機(jī)作為主控芯片。對(duì)LED大屏幕顯示屏來(lái)說(shuō)，由于數(shù)據(jù)傳輸量大，要求掃描速度快，而單片機(jī)內(nèi)部的資源較少、運(yùn)行速度較慢，難于滿足系統(tǒng)要求。以FPGA
  • 關(guān)鍵字： 顯示屏  控制系統(tǒng)  圖文  LED  MCU  FPGA  基于  

基于FPGA的PCM3032路系統(tǒng)信號(hào)同步數(shù)字復(fù)接設(shè)計(jì)

  • 摘要：在現(xiàn)代數(shù)字通信系統(tǒng)中，為了擴(kuò)大信道的傳輸容量提高信號(hào)傳輸效率，常采用數(shù)字復(fù)接的技術(shù)。在分析了PCM30／32...
  • 關(guān)鍵字： FPGA  PCM30  信號(hào)同步  

基于FPGA雷達(dá)多目標(biāo)模擬器DRFM設(shè)計(jì)與實(shí)現(xiàn)

  • 研究了雷達(dá)多目標(biāo)模擬系統(tǒng)中數(shù)字射頻存儲(chǔ)(DRFM)單元的設(shè)計(jì)與實(shí)現(xiàn)，根據(jù)模擬系統(tǒng)的設(shè)計(jì)要求, 提出一種基于高性能 FPGA數(shù)字射頻存儲(chǔ)單元設(shè)計(jì)方法；著重闡述了數(shù)字射頻存儲(chǔ)單元的設(shè)計(jì)思路, 給出了系統(tǒng)的設(shè)計(jì)方案, 并對(duì)系統(tǒng)中雷達(dá)模擬目標(biāo)的各功能模塊進(jìn)行了分析，實(shí)驗(yàn)結(jié)果表明，所設(shè)計(jì)的DRFM滿足設(shè)計(jì)系統(tǒng)要求。
  • 關(guān)鍵字： FPGA  DRFM  雷達(dá)  多目標(biāo)    

FPGA與單片機(jī)實(shí)現(xiàn)低頻數(shù)字式相位測(cè)量?jī)x

  • FPGA與單片機(jī)實(shí)現(xiàn)低頻數(shù)字式相位測(cè)量?jī)x,摘要：提出了以AVR ATmega128單片機(jī)和Altera公司的Cyclone系列EP1C3T100為核心的系統(tǒng)設(shè)計(jì)方案。分析了數(shù)字式低頻相位測(cè)量?jī)x的測(cè)量原理和測(cè)量誤差及其消除的方法。主要介紹了系統(tǒng)的軟硬件設(shè)計(jì)。實(shí)踐表明，此方案設(shè)計(jì)的
  • 關(guān)鍵字： 數(shù)字式相位  測(cè)量?jī)x  低頻  實(shí)現(xiàn)  單片機(jī)  FPGA  

基于TMS320C6416與FPGA的實(shí)時(shí)光電圖像識(shí)別系統(tǒng)

  • 基于TMS320C6416與FPGA的實(shí)時(shí)光電圖像識(shí)別系統(tǒng),光電混合模式識(shí)別以其高速并行處理和無(wú)串?dāng)_的優(yōu)點(diǎn)成為實(shí)現(xiàn)模式識(shí)別實(shí)用化和實(shí)時(shí)化的重要途徑，其在目標(biāo)識(shí)別、指紋識(shí)別、光纖檢測(cè)、工業(yè)零件識(shí)別、汽車(chē)牌照識(shí)別等領(lǐng)域得到了廣泛的研究和應(yīng)用[1.2]，并取得了很好的識(shí)別
  • 關(guān)鍵字： 圖像  識(shí)別  系統(tǒng)  光電  實(shí)時(shí)  TMS320C6416  FPGA  基于  

FPGA設(shè)計(jì)中毛刺信號(hào)解析

  • FPGA設(shè)計(jì)中毛刺信號(hào)解析,在FPGA的設(shè)計(jì)中，毛刺現(xiàn)象是長(zhǎng)期困擾電子設(shè)計(jì)工程師的設(shè)計(jì)問(wèn)題之一, 是影響工程師設(shè)計(jì)效率和數(shù)字系統(tǒng)設(shè)計(jì)有效性和可靠性的主要因素。由于信號(hào)在FPGA的內(nèi)部走線和通過(guò)邏輯單元時(shí)造成的延遲,在多路信號(hào)變化的瞬間，組合
  • 關(guān)鍵字： 解析  信號(hào)  毛刺  設(shè)計(jì)  FPGA  

基于DSP的便攜式雷達(dá)系統(tǒng)

  • 基于DSP的便攜式雷達(dá)系統(tǒng),DSP平臺(tái)的信號(hào)處理機(jī)一般只是整個(gè)系統(tǒng)的一個(gè)專(zhuān)用于信號(hào)處理算法的子部分，不需要控制太多的外設(shè)，而且為了滿足實(shí)時(shí)信號(hào)處理，盡量采用前后臺(tái)式的線性程序結(jié)構(gòu)?！　”驹O(shè)計(jì)的信號(hào)處理機(jī)是希望以他為主體構(gòu)成一個(gè)完整的
  • 關(guān)鍵字： 系統(tǒng)  雷達(dá)  便攜式  DSP  基于  

PC104總線與DSP數(shù)據(jù)通信接口設(shè)計(jì)

  • PC104總線與DSP數(shù)據(jù)通信接口設(shè)計(jì),1引言　　從1982年世界上誕生了首枚DSP芯片后，經(jīng)過(guò)20多年的發(fā)展，現(xiàn)在的DSP屬于第五代DSP器件。其系統(tǒng)集成度更高，已將DSP芯核及外圍器件綜合集成到單一芯片上，DSP逐漸成為數(shù)字信號(hào)處理器的代名詞。同時(shí)，數(shù)字信號(hào)
  • 關(guān)鍵字： 接口  設(shè)計(jì)  數(shù)據(jù)通信  DSP  總線  PC104  

LG電子選用HiFi音頻DSP內(nèi)核多種音頻編解碼軟件庫(kù)

  • 　　Tensilica日前宣布，LG電子已為其新的數(shù)字電視(DTV)產(chǎn)品線選用了Hi - Fi音頻DSP內(nèi)核以及多種音頻編解碼軟件庫(kù)。 　　Tensilica的HiFi音頻DSP是目前市場(chǎng)上最流行的音頻DSP內(nèi)核，已被5家全球排名前10的半導(dǎo)體公司和諸多行業(yè)領(lǐng)先的原始設(shè)備制造商授權(quán)。HiFi音頻DSP解決方案中包含80多種音頻解碼器，編碼器，以及用于高效音頻處理的音頻增強(qiáng)軟件包。應(yīng)用范圍從低功耗移動(dòng)設(shè)備，如手機(jī)、mp3播放器， 到高性能家庭娛樂(lè)系統(tǒng)，如機(jī)頂盒藍(lán)光光盤(pán)播放機(jī)/錄像機(jī)， 以及高清電視等。
  • 關(guān)鍵字： LG  DSP  

基于FPGA的超聲波信號(hào)處理研究

  • 摘要：為了降低超聲波流量檢測(cè)過(guò)程中噪聲對(duì)檢測(cè)精度的影響，采用FPGA器件構(gòu)建了FIR濾波器，并提出一種新穎的查表法替代濾波器中的乘法運(yùn)算。試驗(yàn)結(jié)果表明，該濾波器設(shè)計(jì)方法顯著降低了FPGA的片內(nèi)硬件開(kāi)銷(xiāo)，提高了濾波
  • 關(guān)鍵字： FPGA  超聲波  信號(hào)處理    

基于FPGA的PCM30／32路系統(tǒng)信號(hào)同步數(shù)字復(fù)接設(shè)計(jì)

  • 摘要：在現(xiàn)代數(shù)字通信系統(tǒng)中，為了擴(kuò)大信道的傳輸容量提高信號(hào)傳輸效率，常采用數(shù)字復(fù)接的技術(shù)。在分析了PCM30／32路系統(tǒng)基群信號(hào)幀結(jié)構(gòu)的基礎(chǔ)上，以EDA綜合仿真設(shè)計(jì)軟件QuartusⅡ8．0為開(kāi)發(fā)平臺(tái)，利用Verilog HDL硬
  • 關(guān)鍵字： FPGA  PCM  30  系統(tǒng)    
共9912條 369/661 |‹ « 367 368 369 370 371 372 373 374 375 376 » ›|

fpga+dsp介紹

您好，目前還沒(méi)有人創(chuàng)建詞條fpga+dsp!
歡迎您創(chuàng)建該詞條，闡述對(duì)fpga+dsp的理解，并與今后在此搜索fpga+dsp的朋友們分享。    創(chuàng)建詞條

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473