fpga+dsp 文章最新資訊

符合中國(guó)移動(dòng)標(biāo)準(zhǔn)協(xié)議轉(zhuǎn)換器中的HDLC協(xié)議的FPGA設(shè)計(jì)與實(shí)現(xiàn)

隨著通信與網(wǎng)絡(luò)技術(shù)的不斷發(fā)展，使我國(guó)用現(xiàn)有的E1資源來(lái)傳輸以太網(wǎng)業(yè)務(wù)成為廣泛的應(yīng)用。以太網(wǎng)數(shù)據(jù)要通過(guò)E1線路傳輸就必須對(duì)以太網(wǎng)凈荷數(shù)據(jù)進(jìn)行幀封裝，才能從E1線路上恢復(fù)出以太網(wǎng)數(shù)據(jù)幀，完成以太網(wǎng)數(shù)據(jù)的交換。通常，以太網(wǎng)數(shù)據(jù)是通過(guò)HDLC協(xié)議或GFP協(xié)議來(lái)進(jìn)行封裝的。本文介紹了中國(guó)移動(dòng)標(biāo)準(zhǔn)協(xié)議轉(zhuǎn)換器中以太網(wǎng)到單路E1轉(zhuǎn)換器HDLC協(xié)議封裝的FPGA（現(xiàn)場(chǎng)可編程邏輯陣列）設(shè)計(jì)與實(shí)現(xiàn)。
關(guān)鍵字：中國(guó)移動(dòng) FPGA 201106

CEVA和CellGuide合作為CEVA-XC提供軟件GPS解決方案

全球領(lǐng)先的硅產(chǎn)品知識(shí)產(chǎn)權(quán)(SIP)平臺(tái)解決方案和數(shù)字信號(hào)處理器(DSP)內(nèi)核授權(quán)廠商CEVA公司和領(lǐng)先的GNSS解決方案供應(yīng)商CellGuide宣布，合作為CEVA-XC通信處理器提供基于軟件的GPS解決方案。通過(guò)利用CellGuide的GPS/GLONASS軟件IP，CEVA-XC獲授權(quán)廠商可為其處理器設(shè)計(jì)增添GPS功能，而無(wú)需進(jìn)行任何硬件更改或增加芯片尺寸。
關(guān)鍵字： CEVA DSP

CEVA推出基于CEVA-XC DSP的HSPA+軟件物理層IP

全球領(lǐng)先的硅產(chǎn)品知識(shí)產(chǎn)權(quán) (SIP) 平臺(tái)解決方案和數(shù)字信號(hào)處理器 (DSP) 內(nèi)核授權(quán)廠商CEVA公司宣布，推出經(jīng)充分優(yōu)化的HSPA+軟件程序庫(kù)，適用于CEVA-XC DSP。在CEVA-XC軟件定義無(wú)線電 (SDR) 參考架構(gòu)中增加新的程序庫(kù)，能夠?qū)嵤┗谲浖亩嗄SPA/HSPA+/LTE/LTE-A解決方案。對(duì)HSPA和HSPA+的支持是為移動(dòng)應(yīng)用提供強(qiáng)制性3G后向兼容所必要的。
關(guān)鍵字： CEVA DSP HSPA

基于FPGA的NAND Flash ECC校驗(yàn)

摘要基于Flash存儲(chǔ)器的Hamming編碼原理，在Altera QuartusⅡ7．0開(kāi)發(fā)環(huán)境下，實(shí)現(xiàn)ECC校驗(yàn)功能。測(cè)試結(jié)果表明，該程序可實(shí)現(xiàn)每256 Byte數(shù)據(jù)生成3 Byte的ECC校驗(yàn)數(shù)據(jù)，能夠檢測(cè)出1 bit錯(cuò)誤和2 bit錯(cuò)誤，對(duì)于1 bit錯(cuò)誤
關(guān)鍵字： Flash FPGA NAND ECC

雙DSP系統(tǒng)串口擴(kuò)展

雙DSP系統(tǒng)串口擴(kuò)展,在研制無(wú)線分組網(wǎng)絡(luò)路由控制器時(shí)，采用了雙DSP結(jié)構(gòu)進(jìn)行數(shù)據(jù)處理，另外還需擴(kuò)展8個(gè)串口，很顯然這是DSP本身所無(wú)法解決的，故必須進(jìn)行串口擴(kuò)展。
常用串口擴(kuò)展方法:
從本質(zhì)上講，所有的串口擴(kuò)展接口電路都是以并行數(shù)
關(guān)鍵字：擴(kuò)展串口系統(tǒng) DSP

一種基于ARM 的FPGA可重構(gòu)配置方法的實(shí)現(xiàn)及應(yīng)用

隨著半導(dǎo)體工藝技術(shù)的迅猛發(fā)展，現(xiàn)場(chǎng)可編程邏輯器件FPGA的集成度迅速提高，已達(dá)到百萬(wàn)門量級(jí)，與此同時(shí)，F(xiàn)PGA中的邏 ...
關(guān)鍵字： ARM FPGA 加載配置

DSP芯片加工及選型參數(shù)

DSP芯片加工及選型參數(shù),DSP芯片也稱數(shù)字信號(hào)處理器，是一種特別適合于進(jìn)行數(shù)字信號(hào)處理運(yùn)算的微處理器具，其主機(jī)應(yīng)用是實(shí)時(shí)快速地實(shí)現(xiàn)各種數(shù)字信號(hào)處理算法。根據(jù)數(shù)字信號(hào)處理的要求，DSP芯片一般具有如下主要特點(diǎn)：　　(1)在一個(gè)指令周期內(nèi)
關(guān)鍵字：參數(shù) 選型加工芯片 DSP

DSP數(shù)字多功能板的工作原理與實(shí)現(xiàn)

DSP數(shù)字多功能板的工作原理與實(shí)現(xiàn),1 引言　　音板(tone)、主叫號(hào)碼顯示板、多頻互控收發(fā)器板、雙音頻接收器板等是程控交換機(jī)重要的公共設(shè)備。這些設(shè)備在程控交換機(jī)中是一塊塊不同的硬件單板，這些單板都是以專用集成電路(IC)來(lái)實(shí)現(xiàn)其功能的。但要增加
關(guān)鍵字：原理實(shí)現(xiàn) 工作多功能數(shù)字 DSP

基于DSP的電動(dòng)助力轉(zhuǎn)向系統(tǒng)的設(shè)計(jì)

基于DSP的電動(dòng)助力轉(zhuǎn)向系統(tǒng)的設(shè)計(jì),摘要：電動(dòng)助力轉(zhuǎn)向(EPS)是一種新型的汽車動(dòng)力轉(zhuǎn)向技術(shù)。設(shè)計(jì)了一種基于TMS320LF2407A DSP控制的汽車電動(dòng)助力轉(zhuǎn)向系統(tǒng)，介紹了其硬件組成及軟件結(jié)構(gòu)，采用PID控制策略對(duì)電機(jī)電流進(jìn)行閉環(huán)控制，利用PWM技術(shù)控制電機(jī)的
關(guān)鍵字：轉(zhuǎn)向系統(tǒng) 設(shè)計(jì) 助力電動(dòng) DSP 基于

IIR數(shù)字濾波器的Matlab和FPGA實(shí)現(xiàn)

摘要：提出一種通過(guò)兩個(gè)二階節(jié)級(jí)聯(lián)構(gòu)成四階IIR數(shù)字橢圓濾波器的設(shè)計(jì)方法，并利用Matlab仿真軟件設(shè)計(jì)了通帶內(nèi)波紋不大于0．1 dB，阻帶衰減不小于42 dB的IIR數(shù)字濾波器。論述了一種采用可編程邏輯器件，通過(guò)VHDL硬件描
關(guān)鍵字： Matlab FPGA IIR 數(shù)字濾波器

基于FPGA的多路數(shù)字信號(hào)復(fù)分接器的設(shè)計(jì)

在現(xiàn)代數(shù)字通信中，對(duì)數(shù)據(jù)傳輸容量和傳輸效率的要求越來(lái)越高，因此經(jīng)常依據(jù)時(shí)分復(fù)用[1]的原理通過(guò)數(shù)字復(fù)接與分...
關(guān)鍵字：數(shù)字復(fù)接技術(shù) FPGA 時(shí)分復(fù)用

FPGA時(shí)鐘設(shè)計(jì)

摘要：在FPGA設(shè)計(jì)中，為了成功地操作，可靠的時(shí)鐘是非常關(guān)鍵的。設(shè)計(jì)不良的時(shí)鐘在極限的溫度、電壓下將導(dǎo)致錯(cuò)誤的行為。在設(shè)計(jì)PLD／FPGA時(shí)通常采用如下四種類型時(shí)鐘：全局時(shí)鐘、門控時(shí)鐘、多級(jí)邏輯時(shí)鐘和波動(dòng)式時(shí)鐘。
關(guān)鍵字： FPGA 時(shí)鐘設(shè)計(jì)

基于FPGA的自適應(yīng)波束形成算法實(shí)現(xiàn)

　1 引言　　在雷達(dá)及聲納信號(hào)處理系統(tǒng)中，波束形成算法通常采用DSP軟件編程實(shí)現(xiàn)，控制邏輯電路采用CPLD來(lái)完成，這種方法具有軟件編程靈活、功能易于擴(kuò)展的優(yōu)點(diǎn)，但對(duì)于實(shí)時(shí)性能要求很高的系統(tǒng)，如雷達(dá)、聲納探測(cè)和
關(guān)鍵字： FPGA 自適應(yīng)波束算法

基于FPGA的實(shí)時(shí)中值濾波器硬件實(shí)現(xiàn)

針對(duì)高清圖像在中值濾波預(yù)處理過(guò)程中排序量多、速度慢的特點(diǎn)，提出適合鄰域圖像并行處理機(jī)的分塊存儲(chǔ)方法。在流水線結(jié)構(gòu)下，1個(gè)時(shí)鐘周期可以并行處理32個(gè)3×3鄰域的中值濾波運(yùn)算，實(shí)現(xiàn)了高速、實(shí)時(shí)的1 920×1 080灰度圖像中值濾波器。
關(guān)鍵字： FPGA 中值濾波硬件實(shí)現(xiàn)

萊迪思宣布首個(gè)符合PCI Express 2.0規(guī)范的低成本FPGA

　　萊迪思半導(dǎo)體公司日前宣布LatticeECP3TMFPGA系列符合PCI Express 2.0在2.5Gbps的規(guī)范。針對(duì)最近PCI – SIG研討會(huì)上涉及的1-通道和 4-通道配置，LatticeECP3 FPGA和其PCI Express(PCIe)IP核通過(guò)了符合PCI - SIGPCIe 2.0規(guī)范和互操作性的測(cè)試，確保萊迪思的解決方案與現(xiàn)有的支持系統(tǒng)的PCIe 2.0具有互操作性。
關(guān)鍵字：萊迪思 FPGA