fpga+dsp 文章最新資訊

通過(guò)開(kāi)源API進(jìn)行DSP視頻處理

通過(guò)開(kāi)源API進(jìn)行DSP視頻處理,數(shù)字信號(hào)處理器(DSP)具有出色的多媒體性能。一般而言，它們運(yùn)行編解碼器所需的周期只有通用處理器(GPP)內(nèi)核的40%到50%。DSP還能提供比ASIC大得多的靈活性和可重配置性。但迄今為止，要在數(shù)字視頻應(yīng)用中運(yùn)用DSP，編程
關(guān)鍵字：視頻處理 DSP 進(jìn)行開(kāi)源 API 通過(guò)

基于DSP的覆冰機(jī)器人控制系統(tǒng)研究

基于DSP的覆冰機(jī)器人控制系統(tǒng)研究,DSP（digital signal processor）是一種獨(dú)特的微處理器，是以數(shù)字信號(hào)來(lái)處理大量信息的器件。其工作原理是接收模擬信號(hào)，轉(zhuǎn)換為0或1的數(shù)字信號(hào)。再對(duì)數(shù)字信號(hào)進(jìn)行修改、刪除、強(qiáng)化，并在其他系統(tǒng)芯片中把數(shù)字?jǐn)?shù)據(jù)解譯
關(guān)鍵字：研究控制系統(tǒng) 機(jī)器人 DSP 基于

基于Maflab的IIR數(shù)字濾波器設(shè)計(jì)及DSP實(shí)現(xiàn)

摘要：IIR濾波器是一種被廣泛應(yīng)用的基本的數(shù)字信號(hào)處理部件?；贒SP信號(hào)處理的優(yōu)越性，將Matlab與DSP相結(jié)合應(yīng)用于IIR濾波器的設(shè)計(jì)。介紹了IIR數(shù)字濾波器的理論及其Matlab常用設(shè)計(jì)函數(shù)，并針對(duì)TI公司的TMS320VC5416
關(guān)鍵字： Maflab IIR DSP 數(shù)字

FPGA實(shí)現(xiàn)OFDM水聲通信系統(tǒng)定時(shí)同步

FPGA實(shí)現(xiàn)OFDM水聲通信系統(tǒng)定時(shí)同步,引言　　正交頻分復(fù)用(Orthogonal Frequency Division Multiplexing，OFDM)技術(shù)是一種多載波調(diào)制技術(shù)，它將寬帶信道分解為相互正交的一組窄帶子信道，利用各個(gè)子信道進(jìn)行并行數(shù)據(jù)傳輸，因此其頻譜利用率高、抗多徑衰
關(guān)鍵字：系統(tǒng) 定時(shí) 同步通信水聲實(shí)現(xiàn) OFDM FPGA

S2C為Xilinx原型驗(yàn)證系統(tǒng)提供突破性驗(yàn)證模塊技術(shù)

S2C 日前宣布其Verification Module技術(shù)（專利申請(qǐng)中）已可用于其基于Xilinx的FPGA原型驗(yàn)證系統(tǒng)中。V6 TAI Verification Module可以實(shí)現(xiàn)在FPGA原型驗(yàn)證環(huán)境和用戶驗(yàn)證環(huán)境之間高速海量數(shù)據(jù)傳輸。用戶可以使用Xilinx ChipScope或者第三方調(diào)試環(huán)境，同時(shí)查看4個(gè)FPGA。另外，V6 TAI Verification Module還可以用于1.3M～4.7M ASIC門的原型設(shè)計(jì)。V6 TAI Verification Module具有PCIe G
關(guān)鍵字： S2C Xilinx FPGA

一款用DSP+FPGA實(shí)現(xiàn)的數(shù)字相關(guān)器

引　言數(shù)字相關(guān)器作為軟件無(wú)線電的典型應(yīng)用，在擴(kuò)頻通信中成為必不可少的技術(shù)。在傳統(tǒng)的擴(kuò)頻通信中，采用模擬器件(如：聲表面波器) 來(lái)實(shí)現(xiàn)解擴(kuò)單元，而用數(shù)字相關(guān)器可以增加系統(tǒng)的靈活性和穩(wěn)定性，因此，對(duì)數(shù)字相關(guān)器
關(guān)鍵字：相關(guān) 數(shù)字實(shí)現(xiàn) FPGA DSP

基于FPGA的混合信號(hào)驗(yàn)證流程

基于FPGA的混合信號(hào)驗(yàn)證流程,隨著SoC設(shè)計(jì)上的混合信號(hào)組件數(shù)量增加了，基本的功能驗(yàn)證對(duì)于硅初期能否成功也愈來(lái)愈重要。FPGA在系統(tǒng)整合難題上加入了一個(gè)新特點(diǎn)。在核心上，此新范例-可編程系統(tǒng)單芯片(programmable system chip,PSC)整合FPGA電閘
關(guān)鍵字：驗(yàn)證流程信號(hào) 混合 FPGA 基于

基于FPGA的檢糾錯(cuò)邏輯算法的實(shí)現(xiàn)

基于FPGA的檢糾錯(cuò)邏輯算法的實(shí)現(xiàn),星載計(jì)算機(jī)系統(tǒng)中電子器件容易受到空間環(huán)境電磁場(chǎng)的輻射和重粒子的沖擊，從而導(dǎo)致器件運(yùn)行出錯(cuò)，特別是存儲(chǔ)器中數(shù)據(jù)容易出現(xiàn)錯(cuò)誤，需要具有檢糾錯(cuò)功能的電路模塊對(duì)其進(jìn)行糾正，以免造成嚴(yán)重的后果。基于漢明碼的糾錯(cuò)
關(guān)鍵字：算法實(shí)現(xiàn) 邏輯糾錯(cuò) FPGA 基于

音頻編解碼芯片接口的FPGA應(yīng)用

音頻編解碼芯片接口的FPGA應(yīng)用,介紹了音頻編解碼芯片WM8731基于FPGA的接口電路的設(shè)計(jì)，包括芯片配置模塊與音頻數(shù)據(jù)接口模塊等，使得控制器只通過(guò)寄存器就可以方便地對(duì)其進(jìn)行操作。整個(gè)設(shè)計(jì)以VHDL和Verilog HDL語(yǔ)言在Max+Plus Ⅱ里實(shí)現(xiàn)，并進(jìn)行了驗(yàn)
關(guān)鍵字： FPGA 應(yīng)用接口芯片解碼音頻

基于DSP的新型漢字NAVTEX系統(tǒng)接收機(jī)的設(shè)計(jì)

基于DSP的新型漢字NAVTEX系統(tǒng)接收機(jī)的設(shè)計(jì),引言漢字NAVTEX 接收機(jī)是一個(gè)調(diào)諧在490/518kHz的能夠自動(dòng)接收并打印漢字P英文兩種形式的航行警告、氣象信息和緊急信息的裝置。它是海上人命安全公約規(guī)定的船舶必須裝備的一種無(wú)線電設(shè)備。當(dāng)前的NAVTEX 系統(tǒng)接收功能主
關(guān)鍵字：系統(tǒng) 接收機(jī) 設(shè)計(jì) NAVTEX 漢字 DSP 新型基于

基于DSP生成SVPWM在逆變電源中的應(yīng)用

本文描述一個(gè)應(yīng)用于光伏并網(wǎng)發(fā)電系統(tǒng)，采用直接電流控制的三相電壓源型PWM并網(wǎng)逆變器的設(shè)計(jì)過(guò)程，并對(duì)逆變器的控制策略進(jìn)行了分析和研究，并采用三菱公司的智能功率模塊IPM50RSA060和德州儀器(TI)公司的DSP芯片TMS32
關(guān)鍵字：逆變電源應(yīng)用 SVPWM 生成 DSP 基于

數(shù)控機(jī)床反向間隙的測(cè)量與補(bǔ)償

引言隨著機(jī)械制造技術(shù)的不斷發(fā)展，機(jī)床行業(yè)也已從過(guò)去的傳統(tǒng)機(jī)床向數(shù)控機(jī)床這一換代產(chǎn)品過(guò)渡并得到迅速發(fā)展...
關(guān)鍵字：數(shù)控機(jī)床 pc機(jī) dsp

Cirrus CS485xx系列數(shù)字音頻DSP處理方案

Cirrus公司的CS485xx系列(S48520,CS48540和CS48560)數(shù)字音頻32位DSP,提供高性能的后處理和不同取樣速率的...
關(guān)鍵字：數(shù)字音頻 CS485xx DSP

DSP系統(tǒng)中PWM通道實(shí)現(xiàn)D/A轉(zhuǎn)換精度的分析方法

DSP系統(tǒng)中PWM通道實(shí)現(xiàn)D/A轉(zhuǎn)換精度的分析方法,以PWM作為D/A的功能接口，分析了不同電路對(duì)轉(zhuǎn)換精度的影響，提出了以PWM接口輸出經(jīng)濾波電路獲得的精度與電路結(jié)構(gòu)及參數(shù)之間關(guān)系的分析方法，初步確定了理論上分析轉(zhuǎn)換精度的步驟與方法。并以TMS320F2812為例對(duì)其PWM通道實(shí)現(xiàn)D/A轉(zhuǎn)換擴(kuò)展功能的精度做了實(shí)例計(jì)算，驗(yàn)證了理論分析的可行性與準(zhǔn)確性。為磁懸浮數(shù)字控制系統(tǒng)的設(shè)計(jì)與預(yù)知其設(shè)計(jì)精度之間的關(guān)聯(lián)提供了理論基礎(chǔ)，可以為相關(guān)設(shè)計(jì)提供借鑒與參考。
關(guān)鍵字：轉(zhuǎn)換精度分析方法 D/A 實(shí)現(xiàn) 系統(tǒng) PWM 通道 DSP

Altera演示第一款基于模型的FPGA浮點(diǎn)DSP工具

　　Altera公司日前演示了使用FPGA的浮點(diǎn)DSP新設(shè)計(jì)流程，這是業(yè)界第一款基于模型的浮點(diǎn)設(shè)計(jì)工具，支持在FPGA中實(shí)現(xiàn)復(fù)數(shù)浮點(diǎn)DSP算法。伯克萊設(shè)計(jì)技術(shù)公司 (Berkeley Design Technology, Inc, BDTI) 進(jìn)行的獨(dú)立分析驗(yàn)證了能夠在Altera 的Stratix 和Arria FPGA系列中簡(jiǎn)單方便的高效實(shí)現(xiàn)高性能浮點(diǎn)DSP設(shè)計(jì)。　　
關(guān)鍵字： Altera FPGA