fpga+arm 文章最新資訊

燦芯半導(dǎo)體獲得ARM IP 授權(quán)

國(guó)際領(lǐng)先的ASIC設(shè)計(jì)公司及一站式服務(wù)供應(yīng)商，燦芯半導(dǎo)體（上海）有限公司（以下簡(jiǎn)稱“燦芯半導(dǎo)體”）今日宣布，燦芯半導(dǎo)體與ARM簽署了一份長(zhǎng)期協(xié)議，將被授權(quán)使用ARM的IP工具包，其中包括ARM? Cortex?, ARM9/11?和Mali?系列處理器﹑以及CoreSight?調(diào)試追蹤技術(shù)和與AMBA?兼容的系統(tǒng)設(shè)計(jì)IP。
關(guān)鍵字： ARM 燦芯半導(dǎo)體

基于FPGA的CMI編碼系統(tǒng)設(shè)計(jì)

摘要：提出了一種基于FPGA并利用Verilog HDL實(shí)現(xiàn)的CMI編碼設(shè)計(jì)方法。研究了CMI碼型的編碼特點(diǎn)，提出了利用Altera公司CycloneⅡ系列EP2C5Q型號(hào)FPGA完成CMI編碼功能的方案。在系統(tǒng)程序設(shè)計(jì)中，首先產(chǎn)生m序列，然后程序
關(guān)鍵字： FPGA CMI 編碼系統(tǒng)設(shè)計(jì)

FPGA實(shí)現(xiàn)時(shí)分多址的一種改進(jìn)型方法

摘要：利用FPGA實(shí)現(xiàn)時(shí)分多址的方法有很多種，但大多數(shù)方法都對(duì)FPGA芯片資源的占用非常巨大。針對(duì)這一問(wèn)題，提出一種改進(jìn)型方法來(lái)實(shí)現(xiàn)時(shí)分多址。通過(guò)使用FPGA芯片內(nèi)部的雙口隨機(jī)訪問(wèn)存儲(chǔ)器(雙口RAM)，利用同一塊RAM采
關(guān)鍵字： FPGA 時(shí)分多址改進(jìn)型

基于FPGA的數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

摘要：基于FPGA和USB2．0的技術(shù)方案，設(shè)計(jì)了一種高速化和集成化的數(shù)據(jù)采集系統(tǒng)。該系統(tǒng)是以Altera公司的FPGA芯片EP2C5T144為主控芯片，以Cypress公司的EZ-USB FX2芯片為傳輸手段設(shè)計(jì)實(shí)現(xiàn)的。首先詳細(xì)介紹了整體系統(tǒng)的
關(guān)鍵字： FPGA 數(shù)據(jù)采集系統(tǒng)

基于FPGA+DSP的雷達(dá)高速數(shù)據(jù)采集系統(tǒng)的實(shí)現(xiàn)

摘要：激光雷達(dá)的發(fā)射波及回波信號(hào)經(jīng)光電器件轉(zhuǎn)換形成的電信號(hào)具有脈寬窄，幅度低，背景噪聲大等特點(diǎn)，對(duì)其進(jìn)行低速數(shù)據(jù)采集存在數(shù)據(jù)精度不高等問(wèn)題。同時(shí)，A/D轉(zhuǎn)換器與數(shù)字信號(hào)處理器直接連接會(huì)導(dǎo)致數(shù)據(jù)傳輸不
關(guān)鍵字： FPGA DSP 雷達(dá) 高速數(shù)據(jù)

數(shù)字基帶傳輸系統(tǒng)的FPGA設(shè)計(jì)與實(shí)現(xiàn)

摘要：為了提高系統(tǒng)的集成度和可靠性，降低功耗和成本，增強(qiáng)系統(tǒng)的靈活性，提出一種采用非常高速積體電路的硬件描述語(yǔ)言(VHDL語(yǔ)言)來(lái)設(shè)計(jì)數(shù)字基帶傳輸系統(tǒng)的方法。詳細(xì)闡述數(shù)字基帶傳輸系統(tǒng)中信號(hào)碼型的設(shè)計(jì)原則，數(shù)
關(guān)鍵字： FPGA 數(shù)字基帶傳輸系統(tǒng)

Altera有望2012年成FPGA龍頭

　　市場(chǎng)分析師預(yù)測(cè)，全球營(yíng)收排名第二大的可程序化邏輯組件供貨商Altera，有機(jī)會(huì)在2012年初取代該市場(chǎng)龍頭Xilinx躍上第一大供貨商位置。　
關(guān)鍵字： Altera FPGA

FPGA實(shí)現(xiàn)IRIG-B(DC)碼編碼和解碼的設(shè)計(jì)

為達(dá)到IRIG-B碼與時(shí)間信號(hào)輸入、輸出的精確同步，采用現(xiàn)代化靶場(chǎng)的IRIG-B碼編碼和解碼的原理，從工程的角度出發(fā)，提出了使用現(xiàn)場(chǎng)可編程門陣列(FPGA)來(lái)實(shí)現(xiàn)IRIG-B碼編碼和解碼的設(shè)計(jì)方案和體系結(jié)構(gòu)，設(shè)計(jì)中會(huì)涉及到幾個(gè)不同的時(shí)鐘頻率，F(xiàn)PGA對(duì)時(shí)鐘的同步性具有靈活性、效率高、且功耗低?？垢蓴_性好的特點(diǎn)。結(jié)果表明，F(xiàn)PGA能夠確保為從設(shè)備提供同源的時(shí)鐘基準(zhǔn)，使時(shí)鐘與信號(hào)的延遲控制在200 ns以內(nèi)，從而得到了IRIG-B碼與時(shí)間精確同步的效果。
關(guān)鍵字： IRIG-B FPGA DC 編碼

基于FPGA與DSP的雷達(dá)高速數(shù)據(jù)采集系統(tǒng)

激光雷達(dá)的發(fā)射波及回波信號(hào)經(jīng)光電器件轉(zhuǎn)換形成的電信號(hào)具有脈寬窄，幅度低，背景噪聲大等特點(diǎn)，對(duì)其進(jìn)行低速數(shù)據(jù)采集存在數(shù)據(jù)精度不高等問(wèn)題。同時(shí)，A／D轉(zhuǎn)換器與數(shù)字信號(hào)處理器直接連接會(huì)導(dǎo)致數(shù)據(jù)傳輸不及時(shí)，影響系統(tǒng)可靠性、實(shí)時(shí)性。針對(duì)激光雷達(dá)回?fù)苄盘?hào)，提出基于FPGA與DSP的高速數(shù)據(jù)采集系統(tǒng)，利用FPGA內(nèi)部的異步FIFO和DCM實(shí)現(xiàn)A／D轉(zhuǎn)換器與DSP的高速外部存儲(chǔ)接口(EMIF)之間的數(shù)據(jù)傳輸。介紹了ADC外圍電路、工作時(shí)序以及DSP的EMIF的設(shè)置參數(shù)，并對(duì)異步FIFO數(shù)據(jù)讀寫進(jìn)行仿真，結(jié)合硬件結(jié)構(gòu)詳細(xì)地
關(guān)鍵字： FPGA DSP 雷達(dá) 高速數(shù)據(jù)

高精度DDFS信號(hào)源FPGA實(shí)現(xiàn)

為進(jìn)行高精度信號(hào)源的設(shè)計(jì)，同時(shí)降低設(shè)計(jì)成本，以Cyclone II系列低端FPGA為核心，利用直接頻率合成技術(shù)，對(duì)正弦信號(hào)等數(shù)據(jù)進(jìn)行1／4周期壓縮存儲(chǔ)到ROM中，在外部時(shí)鐘頻率為50 MHz，實(shí)現(xiàn)了正弦信號(hào)源的設(shè)計(jì)，同時(shí)，實(shí)現(xiàn)三角波、鋸齒波、矩形脈沖及2-ASK、2-PSK和2-FSK等數(shù)字調(diào)制信號(hào)，系統(tǒng)還具有掃頻、指定波形次數(shù)等功能。仿真結(jié)果表明，信號(hào)源精度高，頻率調(diào)整步進(jìn)可達(dá)0．034 92 Hz，頻率范圍為0．034 92 Hz～9．375 MHz，制作成本低，功能豐富。
關(guān)鍵字： DDFS FPGA 高精度信號(hào)源

ARM成行業(yè)最貴收購(gòu)對(duì)象

　　據(jù)國(guó)外媒體報(bào)道，受iPhone銷售旺盛的帶動(dòng)，ARM控股公司的股價(jià)快速飆升，使得該公司成為自2006年以來(lái)半導(dǎo)體行業(yè)最昂貴的收購(gòu)對(duì)象。　　
關(guān)鍵字： ARM 芯片

ARM股價(jià)下跌8.4%

　　北京時(shí)間3月10日晚間消息，英國(guó)芯片設(shè)計(jì)商ARM股票周四在倫敦證券交易所下挫8%，為五個(gè)月以來(lái)的最大跌幅。　　周四，ARM股價(jià)在倫敦證券交易所一度報(bào)于526便士，下挫8.4%，這是自去年10月26日以來(lái)的最大跌幅。上午10點(diǎn)42分，ARM股價(jià)報(bào)于539便士，公司市值為73億英鎊(約合118億美元)。年初至今，ARM股票上揚(yáng)27%?！?/li>
關(guān)鍵字： ARM 平板電腦

NVIDIA Denver 處理器將采用64位架構(gòu)

　　NVIDIA老大黃仁勛近日在總部和部分媒體人士舉行了一場(chǎng)晚宴，借機(jī)闡述了NVIDIA的過(guò)去、現(xiàn)在和將來(lái)，特別是披露了代號(hào)“Project Denver”(丹佛工程)的ARM架構(gòu)處理器一些情況。　　
關(guān)鍵字： ARM 處理器

基于FPGA的視頻格式轉(zhuǎn)換系統(tǒng)設(shè)計(jì)

摘要: 針對(duì)電視制式PAL /NTSC 信號(hào)輸出VGA 顯示格式的解決辦法，詳細(xì)講述了基于FPGA 視頻格式轉(zhuǎn)換系統(tǒng)的設(shè)計(jì)實(shí)現(xiàn)。采用Cyclone Ⅲ系列的EP3C1*84C6作為核心處理器件，實(shí)現(xiàn)了NTSC /PAL制式視頻的解碼、色空間轉(zhuǎn)換(
關(guān)鍵字：系統(tǒng) 設(shè)計(jì) 轉(zhuǎn)換格式 FPGA 視頻基于

一種基于FPGA 的嵌入式塊SRAM 的設(shè)計(jì)

摘　要：文章中提出了一種應(yīng)用于FPGA 的嵌入式可配置雙端口的塊存儲(chǔ)器。該存儲(chǔ)器包括與其他電路的布線接口、可配置邏輯、可配置譯碼、高速讀寫電路。在編程狀態(tài)下，可對(duì)所有存儲(chǔ)單元進(jìn)行清零，且編程后為兩端口獨(dú)
關(guān)鍵字： FPGA SRAM 嵌入式