fpga soc 文章最新資訊

基于ARM和FPGA的電腦繡花機(jī)控制系統(tǒng)的設(shè)計(jì)

電腦繡花機(jī)是隨著計(jì)算機(jī)技術(shù)、電子技術(shù)、機(jī)械加工技術(shù)的應(yīng)用發(fā)展而不斷發(fā)展起來(lái)的光、機(jī)、電一體化設(shè)備。嵌入式系統(tǒng)的發(fā)展及研究風(fēng)頭正勁，其在數(shù)字機(jī)床、智能控制等方面的應(yīng)用正逐漸改變著傳統(tǒng)的工業(yè)生產(chǎn)和服務(wù)方
關(guān)鍵字： FPGA ARM 電腦繡花機(jī) 控制系統(tǒng)

芯片-封裝協(xié)同設(shè)計(jì)方法優(yōu)化SoC設(shè)計(jì)

隨著工藝節(jié)點(diǎn)和裸片尺寸不斷縮小，采用倒裝芯片封裝IC器件的消費(fèi)電子產(chǎn)品的數(shù)量日益增加。但是，倒裝芯片封...
關(guān)鍵字： SoC 設(shè)計(jì) 封裝協(xié)同芯片 FPGA

三星和現(xiàn)代計(jì)劃聯(lián)合開發(fā)智能汽車芯片

　　韓國(guó)政府16日宣布，韓國(guó)三星電子公司和現(xiàn)代汽車公司將聯(lián)合開發(fā)用于經(jīng)濟(jì)型智能汽車的高級(jí)芯片。　　韓國(guó)知識(shí)經(jīng)濟(jì)部說(shuō)，三星和現(xiàn)代兩家公司此舉將推動(dòng)系統(tǒng)級(jí)芯片(SOC)的研發(fā)，該芯片是節(jié)能型汽車的主要部件。　　截至2010年8月，總計(jì)200億韓元(1美元約合1295韓元)的投資將被用于開發(fā)智能鑰匙、自動(dòng)停車系統(tǒng)和電池感應(yīng)芯片，其中韓國(guó)政府將負(fù)擔(dān)90億韓元。知識(shí)經(jīng)濟(jì)部一位官員表示，如果一切按計(jì)劃順利進(jìn)行，到2012年韓國(guó)將實(shí)現(xiàn)國(guó)產(chǎn)系統(tǒng)級(jí)芯片的量產(chǎn)。　　韓國(guó)目前一直依靠進(jìn)口系統(tǒng)級(jí)芯片滿足市場(chǎng)需求。作為
關(guān)鍵字：三星 SOC 電池感應(yīng)芯片

基于DSP的高性能通用并行彈載計(jì)算機(jī)設(shè)計(jì)實(shí)現(xiàn)

關(guān)鍵字：彈載計(jì)算機(jī) 并行處理 TS201 FPGA

科勝訊推出半導(dǎo)體解決方案挺進(jìn)“網(wǎng)絡(luò)”數(shù)碼相框市場(chǎng)

　　為影像、音頻、視頻和因特網(wǎng)連接應(yīng)用提供創(chuàng)新性半導(dǎo)體解決方案的領(lǐng)先供應(yīng)商科勝訊系統(tǒng)公司宣布按計(jì)劃推出面向日益增長(zhǎng)的“網(wǎng)絡(luò)”數(shù)碼相框和互動(dòng)顯示設(shè)備(IDA)市場(chǎng)的最新 SoC 系列首款產(chǎn)品，該系列產(chǎn)品集成了互聯(lián)網(wǎng)連接與觸摸屏技術(shù)。高性能 CX92735 支持的先進(jìn)功能包括流媒體內(nèi)容、帶有幻燈放映功能及 Wi-Fi®、Bluetooth®、以太網(wǎng)連接等的 MP3 音頻播放等。　　科勝訊系統(tǒng)公司總裁 Christian Scherp 表示：“科勝訊是
關(guān)鍵字：科勝訊 SoC IDA 數(shù)碼相框觸摸屏 CX92735

發(fā)展國(guó)內(nèi)硅知識(shí)產(chǎn)權(quán)若干建議

　　發(fā)展國(guó)內(nèi)硅知識(shí)產(chǎn)權(quán)，首先要重視高端通用IP核研發(fā)、驗(yàn)證與評(píng)估。　　SoC實(shí)現(xiàn)的重要途徑是復(fù)用高質(zhì)量的成熟IP。而IP設(shè)計(jì)和驗(yàn)證是高質(zhì)量IP開發(fā)流程中兩個(gè)不可或缺的部分。應(yīng)該看到，由于國(guó)內(nèi)IP供應(yīng)商在產(chǎn)品和技術(shù)上不夠成熟，國(guó)外有成熟產(chǎn)品的IP供應(yīng)商難以提供全面的本地技術(shù)支持等因素，SoC設(shè)計(jì)者和IP開發(fā)者都提出IP核評(píng)測(cè)的迫切需求。尤其是隨著工藝的不斷進(jìn)步及IP復(fù)雜度的不斷提高，IP設(shè)計(jì)和驗(yàn)證也面臨著越來(lái)越多的挑戰(zhàn)。所以，根據(jù)SoC/IP系統(tǒng)的特點(diǎn)，提高驗(yàn)證的效率和驗(yàn)證的可重用性，創(chuàng)建新的驗(yàn)證解決方
關(guān)鍵字： IC設(shè)計(jì) SoC IP核集成電路

FPGA相關(guān)技術(shù)助力高端存儲(chǔ)器接口設(shè)計(jì)

高性能系統(tǒng)設(shè)計(jì)師在滿足關(guān)鍵時(shí)序余量的同時(shí)要力爭(zhēng)獲得更高性能，而存儲(chǔ)器>存儲(chǔ)器接口設(shè)計(jì)則是一項(xiàng)艱巨挑戰(zhàn)。雙倍數(shù)據(jù)速率SDRAM和4倍數(shù)據(jù)速率SDRAM都采用源同步接口來(lái)把數(shù)據(jù)和時(shí)鐘(或選通脈沖)由發(fā)射器
關(guān)鍵字： FPGA 助力存儲(chǔ)器接口設(shè)計(jì)

基于LEON3處理器和Speed協(xié)處理器的復(fù)雜SoC設(shè)計(jì)

　　前言　　隨著科技的發(fā)展，信號(hào)處理系統(tǒng)不僅要求多功能、高性能，而且要求信號(hào)處理系統(tǒng)的開發(fā)、生產(chǎn)周期短，可編程式專用處理器無(wú)疑是實(shí)現(xiàn)此目的的最好途徑?？删幊虒Ｓ锰幚砥骺煞譃樗神詈鲜?協(xié)處理器方式，即MCU
關(guān)鍵字： LEON3 Speed SoC 處理器

級(jí)聯(lián)信號(hào)處理器的FPGA實(shí)現(xiàn)

摘要：現(xiàn)代通信系統(tǒng)中，數(shù)字化已成為發(fā)展的必然趨勢(shì)，數(shù)字信號(hào)處理則是數(shù)字系統(tǒng)中的重要環(huán)節(jié)。在數(shù)字信號(hào)處理方面提出一種級(jí)聯(lián)信號(hào)處理器的FPGA實(shí)現(xiàn)方案，用以取代昂貴的專用數(shù)字處理芯片。首先對(duì)級(jí)聯(lián)信號(hào)處理器做了
關(guān)鍵字： FPGA 級(jí)聯(lián) 信號(hào)處理器

新一代視頻編碼器分析介紹

先進(jìn)的視頻編碼(AVC)正在慢慢地超越數(shù)字視頻的主要標(biāo)準(zhǔn)。也稱之為H.264和MPEG-4part10，其AVC編碼在1Mbit/s~2...
關(guān)鍵字：視頻編碼器 AVC編碼 FPGA

基于FPGA的多通道校準(zhǔn)算法的同步實(shí)現(xiàn)

　　數(shù)字信號(hào)處理模塊是接收機(jī)系統(tǒng)的核心部分，系統(tǒng)要求數(shù)字信號(hào)處理模塊能實(shí)時(shí)處理ADC變換后的數(shù)字信號(hào)，并用軟件的方法來(lái)實(shí)現(xiàn)大量的無(wú)線電功能，這些功能包括：多通道校準(zhǔn)、編解碼、調(diào)制解調(diào)、濾波、同步、盲均衡、
關(guān)鍵字： FPGA 多通道校準(zhǔn) 算法

基于DSP和FPGA技術(shù)的低信噪比雷達(dá)信號(hào)檢測(cè)

摘要：提出一種基于DSP和FPGA技術(shù)的低信噪比情況下雷達(dá)信號(hào)檢測(cè)技術(shù)的工作原理與硬件實(shí)現(xiàn)方法，采用數(shù)字化的處理方法處理信息，取代傳統(tǒng)使用的模擬檢測(cè)技術(shù)，并對(duì)實(shí)現(xiàn)的檢測(cè)方法和關(guān)鍵算法做了詳細(xì)介紹。
關(guān)鍵詞：高
關(guān)鍵字： FPGA DSP 低信噪比雷達(dá)信號(hào)

基于FPGA IP核的FFT實(shí)現(xiàn)

對(duì)于FFT而言，很多領(lǐng)域都提出了其高速實(shí)時(shí)運(yùn)算的要求。利用FFT IP核實(shí)現(xiàn)FFT算法，并在cycloneⅡ系列的EP2C70F896C8器件上設(shè)計(jì)出處理速度為69.58 MHz的24位512點(diǎn)復(fù)數(shù)FFT處理器需29.3 μs，該方法具有效率高、速度快、周期短、靈活性強(qiáng)等特點(diǎn)。仿真結(jié)果表明此方法具有良好性能。
關(guān)鍵字： FPGA FFT IP核

基于自適應(yīng)DVFS的SoC低功耗技術(shù)研究

對(duì)便攜式系統(tǒng)設(shè)備而言，在采用目前90 nm和130 nm工藝進(jìn)行新的系統(tǒng)級(jí)芯片(SoC)設(shè)計(jì)中，對(duì)整個(gè)系統(tǒng)功耗的優(yōu)化變得與性能和面積的優(yōu)化同等重要。為此，簡(jiǎn)單介紹了涵蓋靜態(tài)功耗和動(dòng)態(tài)功耗的低功耗技術(shù)，同時(shí)提供了一種能夠通過(guò)使用前向預(yù)測(cè)反饋的動(dòng)態(tài)電壓頻率調(diào)節(jié)(DVFS)系統(tǒng)，并對(duì)該技術(shù)的可行性進(jìn)行了建模分析，驗(yàn)證了自適應(yīng)DVFlS方式的有效性，同時(shí)也給出了評(píng)估DVFS仿真的有效途徑。
關(guān)鍵字： DVFS SoC 低功耗技術(shù)研究

基于FPGA的多通道校準(zhǔn)算法同步實(shí)現(xiàn)

本文主要研究了多通道校準(zhǔn)算法在FPGA上的同步實(shí)現(xiàn)問(wèn)題。介紹FPGA時(shí)鐘同步設(shè)計(jì)的基本原理以及用Xilinx公司的FPGA芯片Xc2v8000ff1152-5實(shí)現(xiàn)了多通道校準(zhǔn)的同步算法，極大提高了系統(tǒng)穩(wěn)定性。
關(guān)鍵字： ADC FPGA 多通道校準(zhǔn) 同步實(shí)現(xiàn) 200907