fpga soc 文章最新資訊

三星與ARM深推動(dòng)未來(lái)移動(dòng)和消費(fèi)電子產(chǎn)品圖形處理能力

　　世界領(lǐng)先的先進(jìn)半導(dǎo)體解決方案供應(yīng)商三星電子與ARM公司近日在于巴塞羅那舉行的世界移動(dòng)通信大會(huì)上共同宣布：三星電子已經(jīng)采用ARM Mali圖形處理器架構(gòu)，用于未來(lái)具有圖形處理功能的片上系統(tǒng)(SoC)IC芯片以及其ASIC和代工業(yè)務(wù)。該協(xié)議標(biāo)志著雙方在圖形技術(shù)上的長(zhǎng)期戰(zhàn)略合作。　　三星電子擁有為眾多市場(chǎng)開(kāi)發(fā)基于ARM技術(shù)的尖端、復(fù)雜的片上系統(tǒng)的豐富經(jīng)驗(yàn)，這些市場(chǎng)包括手機(jī)、家庭娛樂(lè)和導(dǎo)航應(yīng)用。Mali圖形技術(shù)滿足了從汽車電子到家庭娛樂(lè)等眾多領(lǐng)域中的產(chǎn)品對(duì)先進(jìn)的互動(dòng)圖形處理的需求。　　三星電子系統(tǒng)大規(guī)
關(guān)鍵字：三星電子 SoC ASIC ARM

一、摘要從簡(jiǎn)單SRAM接口到高速同步接口，TimingDesigner軟件允許設(shè)計(jì)者在設(shè)計(jì)流程的初期就判斷出潛在的時(shí)序問(wèn)題，盡最大可能在第一時(shí)間解決時(shí)序問(wèn)題。在設(shè)計(jì)過(guò)程的早期檢測(cè)到時(shí)序問(wèn)題，不僅節(jié)省時(shí)間，而且可以更
關(guān)鍵字： FPGA 時(shí)序

1 　引言　　20世紀(jì)末，全球范圍內(nèi)興起的信息革命浪潮，為汽車工業(yè)的突破性發(fā)展提供了千載難逢的機(jī)遇，信息技術(shù)的廣泛應(yīng)用是解決汽車帶來(lái)的諸如交通擁擠、交通安全、環(huán)境污染、能源枯竭等問(wèn)題的最佳途徑。同時(shí)，隨著
關(guān)鍵字： FPGA DSP 汽車電子

本白皮書(shū)介紹FPGA中的壓穩(wěn)態(tài)，為什么會(huì)出現(xiàn)這一現(xiàn)象，它是怎樣導(dǎo)致設(shè)計(jì)失敗的。介紹怎樣計(jì)算壓穩(wěn)態(tài)MTBF，重...
關(guān)鍵字： FPGA 壓穩(wěn)態(tài) MTBF 寄存器

為了支持“三重播放”應(yīng)用，人們對(duì)高速通信和超快速計(jì)算的需求日益增大，這向系統(tǒng)開(kāi)發(fā)師、算法開(kāi)發(fā)師和硬件工程師等人員提出了新的挑戰(zhàn)，要求他們將各種標(biāo)準(zhǔn)、組件和聯(lián)網(wǎng)設(shè)備融合成一個(gè)整體
關(guān)鍵字： FPGA 處理實(shí)現(xiàn) RapidIO 串行利用 RapidIO

MicroTCA正在成為嵌入信號(hào)處理應(yīng)用，尤其是高性能的多處理器系統(tǒng)中日益普及的標(biāo)準(zhǔn)。這些標(biāo)準(zhǔn)采用了可滿足“運(yùn)營(yíng)商級(jí)”電信設(shè)備需求的先進(jìn)中間卡（AdvancedMC），從而找到了進(jìn)入電信應(yīng)用的途徑，如無(wú)線基帶處理。
關(guān)鍵字： FPGA RapidIO 無(wú)線導(dǎo)入 MicroTCA

　　深圳芯海科技公司近日宣布推出低功耗SoC衡器計(jì)量芯片CSU11xx系列，包括CSU1182、CSU1181、及CSU1100三款產(chǎn)品。可降低電子衡器、精密測(cè)量及控制系統(tǒng)的待機(jī)與工作功耗，并降低整體實(shí)現(xiàn)成本。例如，對(duì)于太陽(yáng)能電子秤的開(kāi)發(fā)，既保證人體秤測(cè)量精度，同時(shí)工作電流小于20μA。　　CSU1182、CSU1181、及CSU1100集成了8位RISCMCU，2K/4K*16OTP(可作為用戶數(shù)據(jù)PROM)、128/256RAM、4*14/18LCD，以及16個(gè)I/O口(此外，所有的&ldq
關(guān)鍵字：芯?？萍?/a> SoC CSU1182 CSU1181 及CSU1100

基于FPGA的高速定點(diǎn)FFT算法的設(shè)計(jì)方案,引言
快速傅里葉變換(FFT)作為計(jì)算和分析工具，在眾多學(xué)科領(lǐng)域(如信號(hào)處理、圖像處理、生物信息學(xué)、計(jì)算物理、應(yīng)用數(shù)學(xué)等)有著廣泛的應(yīng)用。在高速數(shù)字信號(hào)處理領(lǐng)域，如雷達(dá)信號(hào)處理，F(xiàn)FT的處理速度往往是整個(gè)系
關(guān)鍵字：算法設(shè)計(jì) 方案 FFT 定點(diǎn) FPGA 高速基于

基于FPGA的光電抗干擾電路設(shè)計(jì)方案,光電靶的基本原理是：當(dāng)光幕內(nèi)的光通量發(fā)生足夠大的變化時(shí)，光電傳感器會(huì)響應(yīng)這種變化而產(chǎn)生電信號(hào)。這就是說(shuō)，一些非彈丸物體在穿過(guò)光幕時(shí)也會(huì)使得光幕內(nèi)光通量發(fā)生變化以至光電傳感器產(chǎn)生電信號(hào)。從原理上，這種現(xiàn)
關(guān)鍵字：電路設(shè)計(jì) 方案抗干擾光電 FPGA 基于

0引言現(xiàn)代信號(hào)處理技術(shù)通常都需要進(jìn)行大量高速浮點(diǎn)運(yùn)算。由于浮點(diǎn)數(shù)系統(tǒng)操作比較復(fù)雜，需要專用硬...
關(guān)鍵字：高速流水線浮點(diǎn)加法器 FPGA

FPGA硬件系統(tǒng)的調(diào)試方法,在調(diào)試FPGA電路時(shí)要遵循一定的原則和技巧，才能減少調(diào)試時(shí)間，避免誤操作損壞電路。一般情況下，可以參考以下步驟進(jìn)行FPGA硬件系統(tǒng)的調(diào)試。
（1）首先在焊接硬件電路時(shí)，只焊接電源部分。使用萬(wàn)用表進(jìn)行測(cè)試，排除電
關(guān)鍵字：方法調(diào)試系統(tǒng) 硬件 FPGA