fpga ip 文章最新資訊

基于SRAM的FPGA連線資源的一種可測(cè)性設(shè)計(jì)

本文提出在FPGA芯片內(nèi)插入多條移位寄存器鏈的方法，可使測(cè)試開關(guān)盒連線資源的時(shí)問比傳統(tǒng)的測(cè)試方法和已有的一種方法時(shí)間上減少了99％以上，大大降低了測(cè)試的時(shí)間，降低了測(cè)試成本，并且消耗的硬件面積比大約在5％左右，在可接受的范圍內(nèi)。
關(guān)鍵字： SRAM FPGA 資源可測(cè)性設(shè)計(jì)

可編程應(yīng)用的引爆點(diǎn)即將到來

　　25年前，賽靈思(Xilinx)公司發(fā)明了FPGA(現(xiàn)場(chǎng)可編程門陣列)。如今，以FPGA為代表的可編程芯片應(yīng)用已經(jīng)成為勢(shì)不可擋的發(fā)展趨勢(shì)，尤其在ASSP和傳統(tǒng)ASIC之間出現(xiàn)的市場(chǎng)缺口上，F(xiàn)PGA將開辟出新的領(lǐng)域,而目前席卷全球的金融危機(jī)更是成為FPGA迅速發(fā)展的催化劑。
關(guān)鍵字： Xilinx FPGA 200903

NI推出新型原型設(shè)計(jì)硬件開發(fā)套件

　　美國(guó)國(guó)家儀器有限公司（National Instruments，簡(jiǎn)稱NI）近日宣布推出新款原型設(shè)計(jì)硬件開發(fā)套件，方便工程師和科學(xué)家們更快地開展工業(yè)和嵌入式項(xiàng)目的原型開發(fā)，縮短產(chǎn)品的上市時(shí)間并且減少開發(fā)成本。最新5款NI CompactRIO可重新配置機(jī)箱配備Xilinx Virtex-5現(xiàn)場(chǎng)可編程門陣列（FPGA），它是目前NI硬件中容量最大、運(yùn)行最快的FPGA。此外，新款NI cRIO-9022控制器配備了飛思卡爾（Freescale） 533 MHz工業(yè)實(shí)時(shí)處理器，為對(duì)時(shí)間要求極高的控制應(yīng)用提供更
關(guān)鍵字： NI Virtex-5 硬件開發(fā)套件 CompactRIO FPGA

Xilinx “可編程之星”征文圓滿落幕反響積極

　　日前，在國(guó)內(nèi)嵌入式系統(tǒng)工程師、高校相關(guān)專業(yè)師生以及所有可編程器件設(shè)計(jì)愛好者讀者的熱情參與下，由《電子產(chǎn)品世界》雜志社承辦的“賽靈思（Xilinx）‘可編程之星’產(chǎn)品設(shè)計(jì)應(yīng)用有獎(jiǎng)?wù)魑摹被顒?dòng)落下了帷幕，活動(dòng)取得了極大的成功。經(jīng)過賽靈思公司專家的評(píng)審，共在參賽論文中評(píng)出6篇最終獲獎(jiǎng)?wù)撐模唧w結(jié)果如下。 ?
關(guān)鍵字： Xilinx FPGA 可編程之星

阿爾卡特朗訊領(lǐng)跑IP/MPLS邊緣路由器市場(chǎng)

　　日前，阿爾卡特朗訊宣布，Dell'Oro發(fā)布的2008年調(diào)查數(shù)據(jù)顯示，阿爾卡特朗訊在運(yùn)營(yíng)商邊緣路由器市場(chǎng)，全年各季度均持續(xù)領(lǐng)先。2008年下半年，在全球其他三甲廠商出現(xiàn)明顯下滑或無增長(zhǎng)的情況下，阿爾卡特朗訊依然保持持續(xù)增長(zhǎng)態(tài)勢(shì)，市場(chǎng)份額提升幅度超過3%，達(dá)到17.6%。
關(guān)鍵字：阿爾卡特 IP/MPLS 路由器

基于TCA785和FPGA的觸發(fā)器設(shè)計(jì)

摘要：以晶閘管構(gòu)成的全橋整流電路為對(duì)象，分析和建立了兩種觸發(fā)器以實(shí)現(xiàn)對(duì)晶閘管的觸發(fā)控制。一種是以TCA785為核心芯片的模擬觸發(fā)器，另一種是以可編程邏輯陣列（FPGA）為核心芯片的數(shù)字觸發(fā)器。試驗(yàn)表明兩種觸
關(guān)鍵字： FPGA TCA 785 觸發(fā)器

基于FPGA器件的Sobel算法實(shí)現(xiàn)

0引言邊緣檢測(cè)技術(shù)是圖像處理的一項(xiàng)基本技術(shù)，在工業(yè)、航天、醫(yī)學(xué)、軍事等領(lǐng)域中有著廣泛的應(yīng)用。邊緣檢測(cè)算法的實(shí)現(xiàn)涉及復(fù)雜的計(jì)算步驟，故對(duì)處理速度有較高要求。采用FPGA器件實(shí)現(xiàn)系統(tǒng)設(shè)計(jì)是一種純硬件的解決方案，
關(guān)鍵字： Sobel FPGA 器件算法

基于cyclone EP1C6的LED大屏設(shè)計(jì)方案

目前采用的LED大屏幕顯示系統(tǒng)的控制電路，大多由單個(gè)或多個(gè)CPU及復(fù)雜的外圍電路組成，這種電路設(shè)計(jì)，單片機(jī)編程比較復(fù)雜，整個(gè)電路的調(diào)試比較麻煩，可靠性和實(shí)時(shí)性很難得到保證。針對(duì)這種情況，介紹一種基于cyclone
關(guān)鍵字：設(shè)計(jì) 方案大屏 LED cyclone EP1C6 基于單片機(jī) FPGA LED大屏幕雙口RAM

嵌入式SATA存儲(chǔ)系統(tǒng)的研究

嵌入式SATA存儲(chǔ)系統(tǒng)的研究,SATA硬盤作為新型的存儲(chǔ)介質(zhì)，具有高速、海量、價(jià)格低廉、使用方便等優(yōu)點(diǎn)。SATA2.5協(xié)議支持3.0Gb/s的接口速度，SATA2.5硬盤的持續(xù)存儲(chǔ)速度可達(dá)80MB/s，最大存儲(chǔ)容量已經(jīng)達(dá)到750GB(如希捷ST3750640AS硬盤)。SATA硬盤已
關(guān)鍵字：研究系統(tǒng) 存儲(chǔ) SATA 嵌入式 SATA Virtex-5 FPGA 硬盤存儲(chǔ) 嵌入式系統(tǒng)

Altium 推出 Altera Cyclone III FPGA 新型子板

　　日前，Altium 宣布推出另一款面向桌面 NanoBoard 可重構(gòu)硬件開發(fā)平臺(tái)的全新子板，進(jìn)一步幫助電子設(shè)計(jì)人員輕松利用可編程硬件的優(yōu)勢(shì)。　　這款最新插入式子板采用 780 BGA 封裝，內(nèi)置 Altera 的低成本 Cyclone® III EP3C40 FPGA。該子板包含可充分滿足應(yīng)用需求的各種板載存儲(chǔ)器以及用來存儲(chǔ)電路板識(shí)別數(shù)據(jù)與相關(guān)信息的 1-Wire 存儲(chǔ)器器件。　　電子產(chǎn)品設(shè)計(jì)人員可充分利用桌面 NanoBoard 的高靈活性以及可對(duì) FPGA 進(jìn)行再編程的特性，快速
關(guān)鍵字： Altium FPGA

Altera發(fā)售業(yè)界密度最高的收發(fā)器FPGA

　　Altera公司(NASDAQ: ALTR)今天宣布，開始提供業(yè)界密度最高的收發(fā)器FPGA芯片。作為Altera® Stratix® IV GX FPGA系列中發(fā)售的第二個(gè)型號(hào)器件，EP4SGX530比市場(chǎng)上最大的收發(fā)器FPGA大60％。該器件提供530K邏輯單元(LE)，48個(gè)工作速率高達(dá)8.5 Gbps的收發(fā)器，20.3 Mbits RAM以及1,040個(gè)嵌入式乘法器。Stratix IV GX器件面向通信、廣播、測(cè)試、醫(yī)療和軍事市場(chǎng)等多種應(yīng)用領(lǐng)域。　　Agilent邏輯和協(xié)議
關(guān)鍵字： Altera，F(xiàn)PGA，收發(fā)器

安森美半導(dǎo)體將提供用于標(biāo)準(zhǔn)接口、微控制器及外設(shè)的新IP模塊，

　　2009年3月17日 - 全球領(lǐng)先的高性能、高能效硅解決方案供應(yīng)商安森美半導(dǎo)體(ON Semiconductor，美國(guó)納斯達(dá)克上市代號(hào)：ONNN)擴(kuò)充知識(shí)產(chǎn)權(quán)(IP)陣容，添增超過30項(xiàng)經(jīng)過硅驗(yàn)證的IP模塊?？蛻舨捎没诎采腊雽?dǎo)體數(shù)字和混合信號(hào)工藝技術(shù)開發(fā)專用集成電路(ASIC)和系統(tǒng)級(jí)芯片(SoC)如今將可獲得更多的IP，用于行業(yè)標(biāo)準(zhǔn)接口、微控制器及外設(shè)。　　這些新IP適合于運(yùn)營(yíng)在不同行業(yè)及應(yīng)用領(lǐng)域的客戶，包括軍事及航空、網(wǎng)絡(luò)及無線通信、消費(fèi)電子、汽車和工業(yè)自動(dòng)化。添增到安森美半導(dǎo)體IP陣
關(guān)鍵字：安森美 IP 行業(yè)標(biāo)準(zhǔn)接口微控制器外設(shè)

基于FPGA的無線通信收發(fā)模塊設(shè)計(jì)方案

1 前言　　近年來，隨著半導(dǎo)體工藝技術(shù)和設(shè)計(jì)方法的迅速發(fā)展，系統(tǒng)級(jí)芯片SOC的設(shè)計(jì)得以高速發(fā)展，這已成為業(yè)界熱點(diǎn)。但是，由于SOC產(chǎn)品設(shè)計(jì)具有開發(fā)周期相對(duì)較長(zhǎng)、高成本和高風(fēng)險(xiǎn)等特點(diǎn)，對(duì)市場(chǎng)的變化非常敏感，這使
關(guān)鍵字：設(shè)計(jì) 方案模塊收發(fā) FPGA 無線通信基于 FPGA 無線通信收發(fā)模塊設(shè)計(jì)方案摩爾斯碼

基于LWIP的ICMP路由重定向改進(jìn)

LWIP是用于嵌入式系統(tǒng)的輕量級(jí)開放源碼的TCP／IP協(xié)議棧。本文在介紹LWIP的整體設(shè)計(jì)思路的基礎(chǔ)上，指出ICMP層的處理機(jī)制存在的不足及所帶來的開銷損失；提出增加自適應(yīng)路由緩存的改進(jìn)思路，在不增加處理復(fù)雜度的前提下解決了路由重定向問題，最后給出具體的實(shí)現(xiàn)方案。
關(guān)鍵字：定向改進(jìn) 路由 ICMP LWIP 基于 TCP/IP

基于FPGA的HDB3編解碼器設(shè)計(jì)

基于FPGA的HDB3編解碼器設(shè)計(jì),本方案設(shè)計(jì)模塊可以作為IP(Intellectual Property)核，與嵌入式處理器及其他功能模塊或IP芯核相結(jié)合在一片F(xiàn)PGA上構(gòu)成片上可編程系統(tǒng)SOPC，使得所設(shè)計(jì)的系統(tǒng)在其規(guī)模、可靠性、體積、功耗、性能等方面實(shí)現(xiàn)最優(yōu)化。
關(guān)鍵字：設(shè)計(jì) 解碼器 HDB3 FPGA 基于編解碼器