- 圖13-11(a)所示為主從RS觸發(fā)器原理電路。它是由兩個高電平觸發(fā)方式的同步RS觸發(fā)器構成。其中門E、F、G、H構成主觸發(fā)器，時鐘信號為CP，輸出為Q、，輸入為R、S。門A、B、C、D構成從觸發(fā)器，時鐘信號為，輸入為主觸發(fā)器
- 關鍵字：
基本 原理 flip-flop master-slave 觸發(fā)器 主從
flip-flop介紹
觸發(fā)器（學名雙穩(wěn)態(tài)多諧振蕩器，臺灣譯作正反器)(bistable multivibrator, flip-flop)在電子學里，可應用在數字電路上，是循序邏輯元器件的其中一類。其線路圖由邏輯門組合而成，可記錄“1”和“0”數據，其結構均由SR鎖存器派生而來。在一個觸發(fā)器里，所包括的有“0”、“1”、輸入/輸出信號和時鐘頻率。
[
查看詳細 ]
關于我們 -
廣告服務 -
企業(yè)會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
