- Altium 繼續(xù)為電子產品設計人員擴大器件選項。目前，最新版 Altium Designer 可提供 Xilinx Spartan®-6 器件系列的全面支持。
電子設計人員可針對首選 的FPGA(目前，Altium Designer 可支持 60 多款 FPGA產品)，或各種備選解決方案，采用 Altium Designer 對其性能、功耗以及其它設計參數(shù)進行比較。進而獲得高度的設計靈活性，不必再為必須選擇多個廠商的開發(fā)軟件而困擾。電子產品設計人員在開發(fā)過程中，無需大量軟硬件的重復設計
- 關鍵字：
Altium Spartan FPGA
- 隨著紅外焦平面陣列技術的快速發(fā)展，紅外成像系統(tǒng)實現(xiàn)了高幀頻、高分辨率、高可靠性及微型化，在目標跟蹤、智能交通監(jiān)控中得到了越來越多的應用，并向更加廣泛的軍事及民用領域擴展。
- 關鍵字：
DSP FPGA ASIC
- 引言 在高速源同步應用中，時鐘數(shù)據恢復是基本的方法。最普遍的時鐘恢復方法是利用數(shù)字時鐘模塊(DCM、)產生的多相位時鐘對輸入的數(shù)據進行過采樣。但是由于DCM的固有抖動，在頻率很高時，利用DCM作為一種數(shù)據恢復的
- 關鍵字：
SoftSerdes FPGA
- 1 引言
大多數(shù)非FPGA類型的、高密度IC(如CPU)對去耦電容都有非常明確的要求。由于這些器件僅為執(zhí)行特定的任務而設計，所以其電源電流需求是固定的，僅在一定范圍內有所波動。 然而，F(xiàn)PGA不具備這種
- 關鍵字：
FPGA 分析
- 借助物理綜合提高FPGA設計效能,隨著FPGA密度的增加，系統(tǒng)設計人員能夠開發(fā)規(guī)模更大、更復雜的設計，從而將密度優(yōu)勢發(fā)揮到最大。這些大規(guī)模設計基于這樣的設計需求――需要在無線通道卡或者線路卡等現(xiàn)有應用中加入新功能，或者通過把兩種芯片功能合
- 關鍵字：
設計 效能 FPGA 提高 物理 綜合 借助
- 隨著電力電子技術的迅猛發(fā)展，電力系統(tǒng)中非線性負荷大量增加，各種非線性和時變性電子裝置如逆變器、整流器及各種開關電源的應用越來越廣泛，由此帶來的諧波和無功問題日益嚴重。采用電力濾波裝置就近吸收非線性
- 關鍵字：
濾波器 研究 電力 有源 DSP 基于
-
1 引 言由于雷達所處的環(huán)境的復雜性，除了地物、云雨、鳥群等干擾外，還可能來自臨近的雷達異步干擾、電臺干擾等。所有的干擾，經過接收機進入信號處理機，雖然經過了中頻信號的處理，但還可能有殘余。因
- 關鍵字：
FPGA 雷達視頻 積累 算法
- 摘要：溫度的監(jiān)測與控制，對于工業(yè)生產的發(fā)展有著非常重要的意義。分析并設計了基于數(shù)字化一線總線技術的智能溫度測控系統(tǒng)。本系統(tǒng)采用FPGA實現(xiàn)一個溫度采集控制器，用于傳感器和上位機的連接，并采用微軟公司的Visu
- 關鍵字：
一線總線 異步通訊 FPGA MSCOMM
- 摘 要 介紹了采用FPGA和DSP直接控制硬盤進行數(shù)據存儲的方法，并采用一片F(xiàn)IFO作為數(shù)據緩存，能夠滿足80Khz數(shù)據采樣率系統(tǒng)的存盤要求。 關鍵詞 FPGA；DSP；硬盤；數(shù)據存儲 1 引言 數(shù)據存儲是數(shù)據采集過程中
- 關鍵字：
FPGA DSP 直接控制 硬盤
- DSP和小波變換在配電網接地選線中的應用, 摘要：本文應用小波包良好的頻域分頻特性，以適當頻率帶寬對配電網發(fā)生單相接地故障后暫態(tài)電氣量進行分解，得到其在不同頻段下的輸出。對于中性點接地方式不同的配電網,按照能量的觀點,選擇不同的頻段，利用波形
- 關鍵字：
接地 應用 電網 變換 小波 DSP
- 隨著系統(tǒng)級芯片技術的出現(xiàn)，設計規(guī)模正變得越來越大，因而變得非常復雜，同時上市時間也變得更加苛刻。通常RTL已經不足以擔當這一新的角色。上述這些因素正驅使設計師開發(fā)新的方法學，用于復雜IP(硬件和軟件)以及復雜
- 關鍵字：
SystemC FPGA TLM IP開發(fā)
- 在DSP處理器上并行實現(xiàn)ATR算法, 自動目標識別（ATR）算法通常包括自動地對目標進行檢測、跟蹤、識別和選擇攻擊點等算法。戰(zhàn)場環(huán)境的復雜性和目標類型的不斷增長使ATR算法的運算量越來越大，因此ATR算法對微處理器的處理能力提出了更高的要求。由于
- 關鍵字：
ATR 算法 實現(xiàn) 并行 處理器 DSP
- 為解決單片F(xiàn)PGA無法滿足復雜SoC原型驗證所需邏輯資源的問題，設計了一種可層疊組合式超大規(guī)模SoC驗證系統(tǒng)。該系統(tǒng)采用了模塊化設計，通過互補連接器和JTAG控制電路，支持最多5個原型模塊的層疊組合,最多可提供2 500萬門邏輯資源。經本系統(tǒng)驗證的地面數(shù)字電視多媒體廣播基帶調制芯片(BHDTMBT1006)已成功流片。
- 關鍵字：
FPGA SoC 層疊 組合式
- 如何實現(xiàn)高性能的DSP處理, 應用開發(fā)通常開始于在個人電腦或工作站編寫的C原型代碼，然后將代碼移植到嵌入式處理器中，并加以優(yōu)化。本系列文章則將這種層面的優(yōu)化在系統(tǒng)級擴展到包括以下三方面的技術：內存管理，DMA管理，系統(tǒng)中斷管理。這些
- 關鍵字：
處理 DSP 高性能 實現(xiàn) 如何
dsp＋fpga介紹
您好，目前還沒有人創(chuàng)建詞條dsp＋fpga!
歡迎您創(chuàng)建該詞條，闡述對dsp＋fpga的理解，并與今后在此搜索dsp＋fpga的朋友們分享。
創(chuàng)建詞條
關于我們 -
廣告服務 -
企業(yè)會員服務 -
網站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
