dsp＋fpga 文章最新資訊

一種基于EP2SGX系列FPGA的PCI接口設(shè)計(jì)

0引言在現(xiàn)代雷達(dá)數(shù)據(jù)處理系統(tǒng)和其他應(yīng)用系統(tǒng)中，傳統(tǒng)的ISA、EISA等總線已逐漸無(wú)法適應(yīng)高速數(shù)據(jù)傳...
關(guān)鍵字： FPGA EP2SGX PCI接口雷達(dá) 數(shù)據(jù)處理

引言隨著大規(guī)模集成電路的快速發(fā)展，系統(tǒng)設(shè)計(jì)已從傳統(tǒng)的追求大規(guī)模、高密度逐漸轉(zhuǎn)向提高資源利用率，...
關(guān)鍵字： FPGA VC++ DSP CPCI CPLD

1引言溫度是表征物體冷熱程度的物理量，是工業(yè)生產(chǎn)過(guò)程中測(cè)控的重要參數(shù)，溫度過(guò)高或過(guò)低都會(huì)對(duì)產(chǎn)品...
關(guān)鍵字：測(cè)量 DSP 高溫測(cè)量光纖傳感

便攜式消費(fèi)電子設(shè)備制造商目前面臨著開(kāi)發(fā)低成本、高性能、功能豐富而且電池壽命更長(zhǎng)的音頻解決方案的艱巨挑戰(zhàn)。同時(shí)，制造商也被迫縮短開(kāi)發(fā)時(shí)間以便領(lǐng)先一步推出新產(chǎn)品。隨著最近帶嵌入式迷你DSP和強(qiáng)大圖形編程工
關(guān)鍵字：音頻解決方案挑戰(zhàn) 幫助解碼器超低功率 DSP 功能

0 引言隨著數(shù)字電子技術(shù)的普及，廣播領(lǐng)域的數(shù)字信號(hào)也逐步取代了傳統(tǒng)的模擬信號(hào)。近年來(lái)，隨著DSP技術(shù)的普及和高性能DSP芯片的出現(xiàn)，DSP已越來(lái)越多地被廣大的工程師所接受，并被越來(lái)越廣泛地應(yīng)用于語(yǔ)音處理、圖像處
關(guān)鍵字： DSP 應(yīng)用處理音頻 ADSP BF533 Blackfin

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： FPGA 低功耗 Flash開(kāi)關(guān) 內(nèi)核電壓

引言并行測(cè)試的實(shí)現(xiàn)途徑分為軟件方式和硬件方式。用軟件方式實(shí)現(xiàn)并行測(cè)試，關(guān)鍵是對(duì)測(cè)試任務(wù)的分...
關(guān)鍵字： FPGA NiosII FIFO DDS 多通道激勵(lì)信號(hào)

1內(nèi)存條的工作原理DDR內(nèi)存條是由多顆粒的DDRSDKAM芯片互連組成，DDRSDRAM是雙數(shù)據(jù)率同步動(dòng)態(tài)隨機(jī)...
關(guān)鍵字： FPGA DDR 內(nèi)存 SDKAM

摘要：本文介紹基于FPGA控制的溫度檢測(cè)無(wú)線發(fā)射接收系統(tǒng)。本系統(tǒng)采甩EPlKl000C208-3作為控制核心，系統(tǒng)比較溫度是否超出人體最佳溫度范圍，如果過(guò)高則發(fā)出降溫信號(hào)，如果過(guò)低則發(fā)出升溫信號(hào)；得出需要加溫還是降溫的
關(guān)鍵字： FPGA 溫度檢測(cè) 接收系統(tǒng) 無(wú)線發(fā)射

摘要：本文提出了一種基于可編程邏輯器件(FPGA)芯片EP2C20F484的任意波形發(fā)生器的設(shè)計(jì)方法。完成了在FPGA的控制下，USB接口控制模塊、SRAM控制模塊、DA轉(zhuǎn)換模塊等協(xié)同工作的硬件設(shè)計(jì)、固件設(shè)計(jì)以及軟件設(shè)計(jì)，并給出了
關(guān)鍵字： FPGA 任意波形發(fā)生器

隨著半導(dǎo)體工藝的飛速發(fā)展和芯片工作頻率的提高，芯片的功耗迅速增加，而功耗增加又導(dǎo)致芯片發(fā)熱量的增大和可靠性的下降。因此，功耗已經(jīng)成為深亞微米集成電路設(shè)計(jì)中的一個(gè)重要考慮因素。本文圍繞FPGA功率損耗的組成和產(chǎn)生原理，從靜態(tài)功耗、動(dòng)態(tài)功耗兩大方面出發(fā)，分析了影響FPGA功率耗散的各種因素，并通過(guò)Actel產(chǎn)品中一款低功耗的FPGA進(jìn)一步進(jìn)行說(shuō)明。最后提出了在FPGA低功耗設(shè)計(jì)中的一些問(wèn)題。
關(guān)鍵字： FPGA 功耗概念低功耗設(shè)計(jì)

　　Enea今天宣布，將向飛思卡爾半導(dǎo)體最新的64-bit e5500芯片，還有64-bit P5020產(chǎn)品和32-bit P3041設(shè)備提供整套的軟件支持。Enea的提供物主要針對(duì)Enea OSE? Multicore Edition，其混合型實(shí)時(shí)操作系統(tǒng)可支持最大范圍的對(duì)多核處理模式和多核系統(tǒng)開(kāi)發(fā)、調(diào)試和優(yōu)化進(jìn)行了整合的Enea? Optima工具套件。此外，Enea提供全套的補(bǔ)充軟件，其中包括高可用性、數(shù)據(jù)管理和網(wǎng)絡(luò)協(xié)議。Enea軟件與飛思卡爾最新多核通信處理器的結(jié)合，為電信設(shè)備制造商(TEMs)提
關(guān)鍵字： ENEA DSP

　　ENEA今天宣布他們?cè)诿绹?guó)飛思卡爾科技論壇(以下簡(jiǎn)稱FTF)上演講，討論并展示他們對(duì)飛思卡爾多核處理器及數(shù)字信號(hào)處理器(DSPs)優(yōu)化的實(shí)時(shí)軟件平臺(tái)。這次活動(dòng)于6月21日至24日在佛羅里達(dá)州的奧蘭多舉行。　　一支由技術(shù)專家及高層管理人員組成的ENEA隊(duì)伍出席FTF現(xiàn)場(chǎng)，并通過(guò)技術(shù)演講，專家小組及在技術(shù)實(shí)驗(yàn)室(Technolgy Lab)——一個(gè)為達(dá)到包括QorIQ系列通訊處理器及StartCore DSPs的飛思卡爾處理器要求的軟件進(jìn)行針對(duì)性調(diào)試并會(huì)在現(xiàn)實(shí)應(yīng)用中得以體現(xiàn)的實(shí)
關(guān)鍵字： ENEA DSP

　　前幾天，我與一位從事硬核FPGA設(shè)計(jì)的設(shè)計(jì)師談起我開(kāi)發(fā)系統(tǒng)芯片的方式。由于我提到了‘FPGA’，因此他問(wèn)我對(duì)于仿真器的感覺(jué)怎么樣。而當(dāng)我告訴他我已近三年不依賴仿真器后，他大吃一驚，覺(jué)得不可思議。　　這同我與許多其他FPGA設(shè)計(jì)師圍繞著提高設(shè)計(jì)抽象度的對(duì)話很類似。正如軟件開(kāi)發(fā)人員非常依賴調(diào)試器和代碼仿真器來(lái)查找錯(cuò)誤和驗(yàn)證功能一樣，F(xiàn)PGA設(shè)計(jì)師同樣一直習(xí)慣利用仿真器來(lái)進(jìn)行這些工作。仿真器為FPGA設(shè)計(jì)師提供了開(kāi)發(fā)復(fù)雜IP所需的控制手段和可視性，隨后設(shè)計(jì)師們?cè)O(shè)計(jì)流程就可以以良好
關(guān)鍵字： Altium 電子設(shè)計(jì) FPGA