dsp＋fpga 文章最新資訊

基于CPLD器件的單穩(wěn)態(tài)脈沖展寬電路的設(shè)計(jì)

在數(shù)字電路設(shè)計(jì)中，當(dāng)需要將一輸入的窄脈沖信號(hào)展寬成具有一定寬度和精度的寬脈沖信號(hào)時(shí)，往往很快就想到利...
關(guān)鍵字： FPGA CPLD 寬脈沖信號(hào) ISP

利用Virtex-5LXT應(yīng)對(duì)串行背板接口設(shè)計(jì)挑戰(zhàn)

采用串行技術(shù)進(jìn)行高端系統(tǒng)設(shè)計(jì)已占很大比例。在《EETimes》雜志最近開(kāi)展的一次問(wèn)卷調(diào)查中，有92%的受訪者...
關(guān)鍵字： FPGA Virtex-5LXT 嵌入式串行背板接口

基于VHDL語(yǔ)言的99小時(shí)定時(shí)器設(shè)計(jì)及實(shí)現(xiàn)

0引言傳統(tǒng)的定時(shí)器硬件連接比較復(fù)雜，可靠性差，而且計(jì)時(shí)時(shí)間短，難以滿足需要。本設(shè)計(jì)采用可編程芯片...
關(guān)鍵字： FPGA VHDL 定時(shí)器 EP1C6Q240C8

可編程ASIC器件主從式下載開(kāi)發(fā)系統(tǒng)的設(shè)計(jì)

1引言當(dāng)前在EDA領(lǐng)域，只要具備臺(tái)式或筆記本電腦并裝有工具軟件，就可以方便地對(duì)可編程ASIC（CPLD/FPGA）...
關(guān)鍵字： FPGA ASIC 嵌入式 EDA ISP

基于FPGA實(shí)現(xiàn)VLIW微處理器的設(shè)計(jì)與實(shí)現(xiàn)

超長(zhǎng)指令字VLIW(VeryLongInstructionWord)微處理器架構(gòu)采用了先進(jìn)的清晰并行指令設(shè)計(jì)[1]。VLIW微處...
關(guān)鍵字： FPGA VLIW 微處理器

多功能數(shù)據(jù)采集處理系統(tǒng)實(shí)現(xiàn)

介紹了一種基于FPGA和DSP的多功能高速數(shù)據(jù)采集處理系統(tǒng)的設(shè)計(jì)，該系統(tǒng)的數(shù)據(jù)采集速度最高可達(dá)到105 Msps ,運(yùn)算能力強(qiáng)，通過(guò)更改軟件可適用于大部分的高速數(shù)據(jù)處理場(chǎng)合，具有較強(qiáng)的通用性。
關(guān)鍵字：數(shù)據(jù)采集 FPGA DSP 201007

TI HawkBoard 開(kāi)發(fā)平臺(tái)完美整合ARM 與浮點(diǎn)DSP

　　現(xiàn)在，具有創(chuàng)新思維的設(shè)計(jì)人員、工程師、開(kāi)發(fā)人員以及業(yè)余愛(ài)好者可通過(guò)高度靈活的用戶友好型開(kāi)源嵌入式處理器開(kāi)發(fā)板 HawkBoard 輕松創(chuàng)建業(yè)界最佳產(chǎn)品。該低成本開(kāi)發(fā)板通過(guò)高穩(wěn)健性 ARM® 與數(shù)字信號(hào)處理器 (DSP) 提供強(qiáng)大的處理功能，并具有多種擴(kuò)展與接口選項(xiàng)，可幫助用戶創(chuàng)建各種終端應(yīng)用，如便攜式測(cè)量測(cè)試系統(tǒng)、便攜式醫(yī)療設(shè)備、公共安全與軍用無(wú)線電、電源保護(hù)系統(tǒng)、網(wǎng)絡(luò)音頻/視頻服務(wù)器與接收器、VoIP 解決方案以及 Qt 開(kāi)發(fā)應(yīng)用等。HawkBoard 現(xiàn)已開(kāi)始面向全球供貨，可通過(guò) Farn
關(guān)鍵字： TI 開(kāi)發(fā)平臺(tái) DSP

I2C總線通信技術(shù)在球形機(jī)器人雙DSP控制系統(tǒng)中的應(yīng)用

根據(jù)新型球形機(jī)器人的整體要求，建立了基于TI DSP C6000圖像處理芯片和C2000運(yùn)動(dòng)控制芯片為核心的機(jī)器人控制系統(tǒng)主體架構(gòu)，提出了C6000與C2000芯片采用I2C接口的硬件連接方式和基于CCS V3.3環(huán)境下的I2C總線程序的軟件設(shè)計(jì)方法。實(shí)驗(yàn)證明了此方案的可行性，調(diào)試結(jié)果表明，接口數(shù)據(jù)讀寫(xiě)快速可靠，有效提高了球形機(jī)器人控制系統(tǒng)通信的效率和穩(wěn)定性。
關(guān)鍵字：控制系統(tǒng) DSP 通信接口 TMS320F28015 I2C總線 201007

基于Blackfin處理器的網(wǎng)絡(luò)視頻服務(wù)器設(shè)計(jì)

針對(duì)D1格式視頻圖像的高分辨率、實(shí)時(shí)壓縮編碼的需求，本文介紹了基于Blackfin BF561和BF537嵌入式DSP處理器的網(wǎng)絡(luò)視頻服務(wù)器的設(shè)計(jì)。主要包括網(wǎng)絡(luò)視頻服務(wù)器的硬件、視音頻接口、DSP間通訊接口和網(wǎng)絡(luò)接口的設(shè)計(jì)以及相關(guān)雙核MPEG-4視頻壓縮軟件和嵌入式操作系統(tǒng)設(shè)計(jì)。
關(guān)鍵字： uCLinux操作系統(tǒng) DSP MPEG-4視頻壓縮 201007

基于FPGA的移位寄存器流水線結(jié)構(gòu)FFT處理器設(shè)計(jì)與實(shí)

設(shè)計(jì)實(shí)現(xiàn)了基于FPGA的256點(diǎn)定點(diǎn)FFT處理器。處理器以基-2算法為基礎(chǔ)，通過(guò)采用高效的兩路輸入移位寄存器流水線結(jié)構(gòu)，有效提高了碟形運(yùn)算單元的運(yùn)算效率，減少了寄存器資源的使用，提高了最大工作頻率，增大了數(shù)據(jù)吞吐量，并且使得處理器具有良好的可擴(kuò)展性。詳細(xì)描述了具體設(shè)計(jì)的算法結(jié)構(gòu)和各個(gè)模塊的實(shí)現(xiàn)。設(shè)計(jì)采用Verilog HDL作為硬件描述語(yǔ)言，采用QuartusⅡ設(shè)計(jì)仿真工具進(jìn)行設(shè)計(jì)、綜合和仿真，仿真結(jié)果表明，處理器工作頻率為72 MHz，是一種高效的FFT處理器IP核。
關(guān)鍵字： FPGA FFT 移位寄存器流水線結(jié)構(gòu)

智能監(jiān)控：芯片廠商力推市場(chǎng)小規(guī)模啟動(dòng)

　　視頻監(jiān)控向IP、數(shù)字化方向的發(fā)展，大大提升了它對(duì)視頻內(nèi)容采集和存儲(chǔ)的能力，用“海量”的視頻數(shù)據(jù)來(lái)形容現(xiàn)在的監(jiān)控系統(tǒng)一點(diǎn)都不為過(guò)。但與此同時(shí)，大數(shù)據(jù)量也帶來(lái)了信息處理的挑戰(zhàn)，即如何及時(shí)在海量的信息中發(fā)現(xiàn)有用的信息。這就引出了視頻監(jiān)控中另一個(gè)非常有用的技術(shù)——— 智能分析。智能分析技術(shù)的應(yīng)用將給視頻監(jiān)控芯片、解決方案、系統(tǒng)、軟件廠商帶來(lái)新的增長(zhǎng)機(jī)遇。　　智能分析可達(dá)到兩個(gè)目的　　科勝訊系統(tǒng)公司影像和PC媒體
關(guān)鍵字：視頻監(jiān)控 DSP

基于FPGA的增量型光電編碼器抗抖動(dòng)二倍頻電路設(shè)計(jì)

從增量型光電編碼器的構(gòu)造特點(diǎn)出發(fā)，分析其輸出信號(hào)中引起抖動(dòng)誤碼脈沖的原因。根據(jù)編碼器兩相輸出信號(hào)(A相、B相)不能同時(shí)跳變的特點(diǎn)，設(shè)計(jì)了一種高精度抗抖動(dòng)二倍頻電路，能有效濾除信號(hào)的干擾脈沖。
關(guān)鍵字： FPGA 增量光電編碼器抖動(dòng)

基于DSP的雙足機(jī)器人運(yùn)動(dòng)控制系統(tǒng)設(shè)計(jì)

在仿人機(jī)器人研究領(lǐng)域，雙足步行控制一直是其難點(diǎn)。主要介紹基于TI的DSP芯片TMS320F2812設(shè)計(jì)雙足機(jī)器人的基本運(yùn)動(dòng)控制系統(tǒng)，圍繞機(jī)器人腿部無(wú)刷直流電機(jī)的驅(qū)動(dòng)進(jìn)行優(yōu)化設(shè)計(jì)。系統(tǒng)采用PWM進(jìn)行電機(jī)調(diào)速，輔助以補(bǔ)償參數(shù)，通過(guò)步態(tài)指令，驗(yàn)證電機(jī)運(yùn)轉(zhuǎn)的精確性、穩(wěn)定性和系統(tǒng)的可操作性。電機(jī)調(diào)試為CCS仿真、步態(tài)規(guī)劃和獨(dú)立行走提供試驗(yàn)平臺(tái)，使機(jī)器人能夠?qū)崿F(xiàn)步行功能。
關(guān)鍵字：控制系統(tǒng) 設(shè)計(jì) 運(yùn)動(dòng) 機(jī)器人 DSP 雙足基于編解碼器

TI技術(shù)研討會(huì)即將開(kāi)始

　　TI為您準(zhǔn)備了一天豐富的研討會(huì)內(nèi)容，提供您: 　　• 一系列的精彩演講，將由TI與合作夥伴的技術(shù)專(zhuān)家以及市場(chǎng)經(jīng)理介紹最新應(yīng)用技術(shù)，內(nèi)容涵蓋模擬及嵌入式設(shè)計(jì)方案。　　• 一個(gè)技術(shù)演示區(qū)，現(xiàn)場(chǎng)將有超過(guò)30個(gè)演示攤位，讓您體驗(yàn)最新的技術(shù)與創(chuàng)新。　　千萬(wàn)別錯(cuò)過(guò)這個(gè)與業(yè)界專(zhuān)家互動(dòng)的機(jī)會(huì)，名額有限，請(qǐng)立即報(bào)名! 　　* 本次研討會(huì)僅針對(duì)在職工程師開(kāi)放。謝謝配合! 　　TI亞洲技術(shù)研討會(huì)提供超過(guò) 30堂技術(shù)與應(yīng)用解決方案演講，五個(gè)產(chǎn)品分會(huì)場(chǎng)包括：　　• 電源供應(yīng)設(shè)計(jì)
關(guān)鍵字： TI MCU DSP

基于FPGA的彩色圖像Bayer變換實(shí)現(xiàn)

利用飛速發(fā)展的FPGA技術(shù)，在圖像采集前端實(shí)現(xiàn)Bayer插值變換。比較了常用的3種插值方法，選用計(jì)算復(fù)雜度較高但圖像質(zhì)量最佳的Optimal Recovery方法。采用Lattice的FPGA芯片LFECP2-M50，實(shí)現(xiàn)1 208×1 024圖像，12 f／s，實(shí)時(shí)Bayer轉(zhuǎn)換。給出了實(shí)時(shí)采集圖像結(jié)果，顯示了插值變換前的原始圖像，計(jì)算了變換后圖像的峰值信噪比PSNR。
關(guān)鍵字： Bayer FPGA 彩色圖像變換