dsp＋fpga 文章最新資訊

基于DSP的交流電機(jī)伺服控制器設(shè)計(jì)

條形碼一般被用于將關(guān)鍵的字母數(shù)字信息轉(zhuǎn)換為數(shù)字系統(tǒng)能夠掃描和讀取的符號(hào)信息，而無(wú)需每次都要將信息錄...
關(guān)鍵字： 2D條形碼 DSP CRC 解碼

　　自即日起至2010年12月31日期間，合眾達(dá)聯(lián)合TI推出免費(fèi)的、可永久持續(xù)升級(jí)的Code Composer Studio IDE v4. 　　凡購(gòu)買(mǎi)任意一款合眾達(dá)公司(SEED)的基于TI處理器平臺(tái)的SEED-XDS560仿真器或SEED-XDS510仿真器，您將即刻免費(fèi)獲得鉑金版支持永久持續(xù)升級(jí)的Code Composer Studio IDE v4. 　　同時(shí)，合眾達(dá)為回饋老客戶，凡購(gòu)買(mǎi)過(guò)合眾達(dá)仿真器的朋友，　　可免費(fèi)下載Code Composer Studio IDE v4 　　注冊(cè)可
關(guān)鍵字：合眾達(dá) DSP

0引言現(xiàn)代電子戰(zhàn)環(huán)境日趨復(fù)雜，信號(hào)日趨密集，新體制雷達(dá)不斷出現(xiàn)，雷達(dá)信號(hào)的各個(gè)參數(shù)以各種規(guī)律變化，...
關(guān)鍵字： FPGA 雷達(dá)信號(hào) 雷達(dá)脈沖預(yù)分選器

系統(tǒng)用FPGA實(shí)現(xiàn)了I2C總線控制器，以Altera公司的NiosⅡ嵌入式軟處理器為核心，結(jié)合高品質(zhì)數(shù)字信號(hào)音頻編／解碼芯片WM8731成功地實(shí)現(xiàn)了語(yǔ)音的錄制及回放功能，同時(shí)利用Matlab 7．O．4軟件對(duì)所采集的語(yǔ)音數(shù)據(jù)進(jìn)行仿真。系統(tǒng)采用SoPC技術(shù)，自行設(shè)計(jì)采集模塊和I2C協(xié)議驅(qū)動(dòng)模塊，并通過(guò)AWALON總線掛裁在Nios軟核上實(shí)時(shí)高速采集與回放。實(shí)踐表明，系統(tǒng)具有集成度高，穩(wěn)定性好，實(shí)時(shí)性強(qiáng)的特點(diǎn)。
關(guān)鍵字： FPGA 語(yǔ)音回放系統(tǒng)

為了方便外部設(shè)備與計(jì)算機(jī)進(jìn)行串口通信，提出一種基于FPGA的PCI總線串口卡設(shè)計(jì)。利用Altera公司的FPGA芯片EP1C6SQ240實(shí)現(xiàn)了串口和PCI總線的連接。介紹了用FPGA實(shí)現(xiàn)PCI接口、UART的方法，將PCI接口、UART的核心功能集中在FPGA上，使整個(gè)設(shè)計(jì)緊湊、小巧。該設(shè)計(jì)符合PCI 2.2規(guī)范，傳輸速率高，可廣泛應(yīng)用于各類(lèi)測(cè)試設(shè)備、工廠自動(dòng)化、有線通信等領(lǐng)域。
關(guān)鍵字： FPGA PCI 總線串口

提出一種設(shè)計(jì)全數(shù)字鎖相環(huán)的新方法，采用基于PI控制算法的環(huán)路濾波器，在分析模擬鎖相環(huán)系統(tǒng)的數(shù)學(xué)模型的基礎(chǔ)上，建立了帶寬自適應(yīng)全數(shù)字鎖相環(huán)的數(shù)學(xué)模型。使用DSP Builder在Matlab／Simulink環(huán)境下搭建系統(tǒng)模型，并采用FPGA實(shí)現(xiàn)了硬件電路。軟件仿真和硬件測(cè)試的結(jié)果證明了該設(shè)計(jì)的正確性和易實(shí)現(xiàn)性。該鎖相環(huán)具有鎖頻速度快、頻率跟蹤范圍寬的特點(diǎn)。同時(shí)，系統(tǒng)設(shè)計(jì)表明基于DSP Builder的設(shè)計(jì)方法可縮短設(shè)計(jì)周期，提高設(shè)計(jì)的靈活性。
關(guān)鍵字：相環(huán) 設(shè)計(jì) 實(shí)現(xiàn) 數(shù)字適應(yīng) DSP Builder 帶寬基于

基于中檔FPGA多相濾波器的設(shè)計(jì)實(shí)現(xiàn),　在現(xiàn)代電子系統(tǒng)中，到處都可以看到數(shù)字信號(hào)處理( DSP )的應(yīng)用，從MP3播放器、數(shù)碼相機(jī)到手機(jī)。DSP設(shè)計(jì)人員的工具箱的支柱之一是有限脈沖響應(yīng)( FIR )濾波器。FIR濾波器越長(zhǎng)(有大量的抽頭)，濾波器的響應(yīng)越好。然而這
關(guān)鍵字：設(shè)計(jì) 實(shí)現(xiàn) 濾波器多相 FPGA 基于

FPGAs的DSP性能分析,　FPGA在高性能數(shù)字信號(hào)處理領(lǐng)域越來(lái)越受關(guān)注，如無(wú)線基站。在這些應(yīng)用中， FPGAs通常被用來(lái)和DSP處理器并行工作。有更多的選擇當(dāng)然是好的，但這也意味著系統(tǒng)設(shè)計(jì)師需要一個(gè)確切的FPGAs及高端DSP信號(hào)處理器性能參數(shù)圖
關(guān)鍵字：分析性能 DSP FPGAs

　　日前，德州儀器 (TI) 宣布推出兩款免費(fèi)軟件開(kāi)發(fā)工具，幫助 ARM?、Linux? 以及系統(tǒng)開(kāi)發(fā)人員便捷地利用 TI 集成型浮點(diǎn)與定點(diǎn) DSP + ARM 處理器旗下 TMS320C6000? 數(shù)字信號(hào)處理器 (DSP) 的實(shí)時(shí)高密度信號(hào)處理功能。C6EZRun 與 C6EZAccel 軟件開(kāi)發(fā)工具可幫助 ARM 開(kāi)發(fā)人員便捷地進(jìn)行 DSP 編程，不但可簡(jiǎn)化和加速開(kāi)發(fā)進(jìn)程，而且還可縮短 DSP 的開(kāi)發(fā)啟動(dòng)時(shí)間與產(chǎn)品的上市時(shí)間，并降低開(kāi)發(fā)成本。　　
關(guān)鍵字：德州儀器 ARM DSP