首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> dsp＋fpga

dsp＋fpga 文章 最新資訊

基于FPGA的步進(jìn)電機控制器設(shè)計

  • 　　步進(jìn)電機是一種將電脈沖信號轉(zhuǎn)換成相應(yīng)的角位移的特殊電機，每改變一次通電狀態(tài)，步進(jìn)電機的轉(zhuǎn)子就轉(zhuǎn)動一步。目前大多數(shù)步進(jìn)電機控制器需要主控制器發(fā)送時鐘信號，并且要至少一個I／O口來輔助控制和監(jiān)控步進(jìn)電機的運行情況。在單片機或DSP的應(yīng)用系統(tǒng)中，經(jīng)常配合CPLD或者FPGA來實現(xiàn)特定的功能。本文介紹通過FPGA實現(xiàn)的步進(jìn)電機控制器。該控制器可以作為單片機或DSP的一個直接數(shù)字控制的外設(shè)，只需向控制器的控制寄存器和分頻寄存器寫入數(shù)據(jù)，即町實現(xiàn)對步進(jìn)電機的控制。 　　1 步進(jìn)電機的控制原理 　　步進(jìn)電機是數(shù)
  • 關(guān)鍵字： Xinlinx  步進(jìn)電機  FPGA  

為什么嵌入式開發(fā)人員要使用FPGA？

  • 　　在一個領(lǐng)域中，如果唯一不變的是變化，那么不需要對電子技術(shù)和設(shè)計方法的發(fā)展變化做多少回顧，就能見證到變化是如何使設(shè)計工程師能夠創(chuàng)建出下一代創(chuàng)新產(chǎn)品。微處理器得到大規(guī)模應(yīng)用后，價廉物美的新技術(shù)為基于軟件的革新性電子產(chǎn)品設(shè)計打開了大門，這就是一個很好的例子。簡言之，把設(shè)計的主要元素——在這兒是控制“智能”——轉(zhuǎn)入到軟領(lǐng)域后，設(shè)計工程師就可以在更短時間內(nèi)創(chuàng)建出更好、更智能、更廉價的產(chǎn)品。 　　這個變化意味著嵌入式軟件開發(fā)人員是當(dāng)今定義電
  • 關(guān)鍵字： Xilinx  嵌入式  FPGA  

FPGA如何改變改變嵌入設(shè)計格局？

  • 　　由于經(jīng)濟下滑損及開發(fā)預(yù)算減少，嵌入系統(tǒng)設(shè)計者正在轉(zhuǎn)向FPGA（現(xiàn)場可編程門陣列）技術(shù)，以縮減開發(fā)周期、對抗設(shè)備老化以及簡化產(chǎn)品升級。通過采用數(shù)量龐大且不斷增加的FPGA開發(fā)工具、可重用邏輯單元以及市售商用模塊，設(shè)計者可以構(gòu)思出高性能嵌入系統(tǒng)，并且能夠根據(jù)需求變化作重新配置，從而盡量減少對工程和制造的影響。過去，電路板設(shè)計者使用這些器件作系統(tǒng)元件之間的互連，但最新的高密度產(chǎn)品也可以替代一個典型嵌入項目中的處理器、內(nèi)存、定制邏輯及很多外設(shè)。盡管它有能力改變嵌入架構(gòu)，設(shè)計者仍應(yīng)分析性能、功率和成本局限，以確
  • 關(guān)鍵字： Xilinx  FPGA  

在FPGA中植入嵌入式系統(tǒng)

  • 在FPGA中植入嵌入式系統(tǒng),如今，由于可編程器件(如FPGA)容量大、性能高、成本相對較低的特性，這種平衡又在發(fā)生變化，以前硬件設(shè)計元素(如處理器及其外圍器件和邏輯塊)也可以轉(zhuǎn)移到軟領(lǐng)域(圖1)。因此，在整個開發(fā)周期內(nèi)，靈活性可能更大，更改
  • 關(guān)鍵字： 系統(tǒng)  嵌入式  植入  FPGA  

CPLD在DSP系統(tǒng)中的應(yīng)用設(shè)計

  • 摘 要： 以Altera公司MAX7000系列為代表，介紹了CPLD在DSP系統(tǒng)中的應(yīng)用實例。該方案具有一定的普遍適用性。
    關(guān)鍵詞： RESET BOOT HPI CPLD的延時 時序 DSP的速度較快，要求譯碼的速度也必須較快。利用
  • 關(guān)鍵字： CPLD  DSP  系統(tǒng)  中的應(yīng)用    

基于FPGA和TFT彩屏液晶的便攜示波器設(shè)計

  • 摘要：設(shè)計了以FPGA為核心采集模塊，以單片機為顯示控制核心，以TFT彩屏液晶為顯示器件的便攜數(shù)字存儲示波器。通過異步FIFO實現(xiàn)了FPGA中高速數(shù)據(jù)流與單片機處理速度之間的速率匹配。以三總線結(jié)構(gòu)以及控制信號的握手協(xié)
  • 關(guān)鍵字： FPGA  TFT  彩屏  便攜    

Altera MIPS聯(lián)手SLS發(fā)布業(yè)界首款FPGA軟核處理器

  • 　　近日Altera公司、MIPS科技公司以及System Level Solutions (SLS) 公司聯(lián)合推出了MIPS-Based?、FPGA優(yōu)化軟核處理器，適用于Altera FPGA以及ASIC器件。MP32處理器是MIPS?兼容應(yīng)用類處理器，繼承了業(yè)界規(guī)模最大的軟件開發(fā)工具以及操作系統(tǒng)支持生態(tài)系統(tǒng)。MP32處理器是業(yè)界第一款基于FPGA的軟核處理器，由Wind River公司的VxWorks RTOS和MIPS Navigator ICS軟件開發(fā)套裝提供支持。
  • 關(guān)鍵字： Altera  FPGA  

FAE講堂：提升創(chuàng)造力的數(shù)字設(shè)計工具 FPGA Editor

  • 　　工程師在設(shè)計過程中，經(jīng)常需要一定的創(chuàng)造力(你不妨稱之為數(shù)字管道膠帶)才能夠保證設(shè)計的順利完成。過去8年時間里，我曾經(jīng)目睹許多優(yōu)秀工程師利用這一方法出色地完成了許多工作，而他們采用的最主要工具就是 FPGA Editor。 　　利用FPGA Editor，你可以察看完成的設(shè)計并確定是否在FPGA構(gòu)造一級真正實現(xiàn)了設(shè)計意圖 – 而這對于任何工程師或現(xiàn)場應(yīng)用工程師來說都是非常需要的。假設(shè)你拿到協(xié)作者的設(shè)計，需要對其進(jìn)行修改，但他們的 HDL源代碼非常難于理解，或者根本沒有任何注釋或文檔。也許你
  • 關(guān)鍵字： Xilinx  FPGA  設(shè)計工具  

基于ARM和FPGA的線陣CCD測徑系統(tǒng)的設(shè)計

  • 近幾年來，電線、電纜、光纖等產(chǎn)品的需求量大大增加，外徑尺寸的質(zhì)量控制成為許多生產(chǎn)廠家急需解決的問題。傳統(tǒng) ...
  • 關(guān)鍵字： ARM  FPGA  線陣CCD測徑系統(tǒng)  

基于DSP-dMAX的嵌入式FIFO 數(shù)據(jù)傳輸系統(tǒng)設(shè)計

  • 嵌入式設(shè)備由于具有硬件可在線配置，實現(xiàn)靈活等特點，使得其應(yīng)用越來越廣泛。尤其在基于FPGA的硬件系統(tǒng)中應(yīng)用較...
  • 關(guān)鍵字： DSP-dMAX  FIFO  數(shù)據(jù)傳輸  

Altera在FPGA上導(dǎo)入光傳輸

  • 　　LSI接口終于要實現(xiàn)“光纖”化了。美國阿爾特拉(Altera)公布了在FPGA中導(dǎo)入光纖接口的計劃。預(yù)定在2011年內(nèi)采用試制芯片進(jìn)行演示，2012年以后產(chǎn)品化。產(chǎn)品主要面向高清視頻傳輸、云計算、三維游戲以及高性能視頻監(jiān)控等用途。在這些產(chǎn)品中，除了主板上的LSI間布線外，還可廣泛地用于機殼內(nèi)布線等用途。 　
  • 關(guān)鍵字： Altera  FPGA  

基于 DSP-dMAX 的嵌入式 FIFO 數(shù)據(jù)傳輸系統(tǒng)設(shè)計

  • 基于 DSP-dMAX 的嵌入式 FIFO 數(shù)據(jù)傳輸系統(tǒng)設(shè)計,本文介紹了基于C6727B的dMAX的基本結(jié)構(gòu)以及基于dMAX的嵌入式FIFO軟硬件設(shè)計，設(shè)置通用GPIO引腳作為中斷，為了加快FIFO的傳輸速率，使用突發(fā)讀寫方式進(jìn)行數(shù)據(jù)傳輸。嵌入式FIFO的實現(xiàn)，使得DSP和外部設(shè)備的通信更加方便和快捷，而且不需要CPU的參與，減輕了CPU的負(fù)擔(dān)，CPU可以專注于復(fù)雜的算法處理。
  • 關(guān)鍵字： 傳輸系統(tǒng)  設(shè)計  數(shù)據(jù)  FIFO  DSP-dMAX  嵌入式  基于  

優(yōu)化FIR數(shù)字濾波器的FPGA實現(xiàn)

  • 摘要：基于提高速度和減少面積的理念，對傳統(tǒng)的FIR數(shù)字濾波器進(jìn)行改良。考慮到FPGA的實現(xiàn)特點，研究并設(shè)計了采用Radix-2的Booth算法乘法器以及結(jié)合了CSA加法器和樹型結(jié)構(gòu)的快速加法器，并成功應(yīng)用于FIR數(shù)字濾波器的設(shè)
  • 關(guān)鍵字： FPGA  FIR  數(shù)字濾波器    

第二代串行 RapidIO 和低成本、低功耗的 FPGA

  • 過去，F(xiàn)PGA在系統(tǒng)設(shè)計中發(fā)揮了重要作用，但現(xiàn)在還需要新的性能，同時需要降低整個系統(tǒng)的構(gòu)建和運營成本。功能豐富、低成本的FPGA實現(xiàn)了快速的產(chǎn)品上市時間與較短的投資回報周期，并且擁有能夠適應(yīng)不斷發(fā)展的標(biāo)準(zhǔn)的靈活性和性能。系統(tǒng)/設(shè)計工程師現(xiàn)在還擁有了一個令人興奮的、改進(jìn)的工具集來解決不斷演進(jìn)的信號處理市場的挑戰(zhàn)。
  • 關(guān)鍵字： RapidIO  FPGA  串行  低功耗    

FPGA在嵌入式系統(tǒng)中的開發(fā)方向

  • FPGA在嵌入式系統(tǒng)中的開發(fā)方向,早期的嵌入式系統(tǒng)一般是以通用處理器或單片機為核心，在外圍電路中加入存儲器、功率驅(qū)動器、通信接口、顯示接口、人機輸入接口等外圍接口，再加上應(yīng)用軟件，有些還加上了嵌入式操作系統(tǒng)，從而構(gòu)成完整的系統(tǒng)?！　‰S
  • 關(guān)鍵字： 方向  開發(fā)  系統(tǒng)  嵌入式  FPGA  
共9912條 386/661 |‹ « 384 385 386 387 388 389 390 391 392 393 » ›|

dsp＋fpga介紹

您好，目前還沒有人創(chuàng)建詞條dsp＋fpga!
歡迎您創(chuàng)建該詞條，闡述對dsp＋fpga的理解，并與今后在此搜索dsp＋fpga的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473