dsp+fpga 文章最新資訊

單片機(jī)與DSP結(jié)合的dsPIC芯片

　　摘要：介紹一款結(jié)合16位單片機(jī)控制特點(diǎn)和DSP高速運(yùn)算優(yōu)點(diǎn)的新型芯片——dsPIC，對(duì)比分析它與PIC16F87X系列單片機(jī)之間結(jié)構(gòu)功能的差異。關(guān)鍵詞：?jiǎn)纹瑱C(jī) PIC DSP dsPIC 　　微電子技術(shù)大規(guī)模甚至超大規(guī)模集成電路技術(shù)的發(fā)展日新月異，計(jì)算機(jī)芯片技術(shù)獲得了高速發(fā)展。構(gòu)成這樣單片機(jī)，亦是不斷更新?lián)Q代，朝著高速化、通用化、不斷專用化和提高性價(jià)比以及模擬/數(shù)字混合集成等方向發(fā)展。　　熟悉單片機(jī)的用戶，對(duì)于PIC已不再陌生了。由美國(guó)Microchi
關(guān)鍵字：單片機(jī) PIC DSP dsPIC MCU和嵌入式微處理器

用單片機(jī)實(shí)現(xiàn)SRAM工藝FPGA的加密應(yīng)用

　　摘要：首先對(duì)采用SRAM工藝的FPGA的保密性和加密方法進(jìn)行原理分析，然后提出一種實(shí)用的采用單片機(jī)產(chǎn)生長(zhǎng)偽隨機(jī)碼實(shí)現(xiàn)加密的方法，并詳細(xì)介紹具體的電路和程序。關(guān)鍵詞：靜態(tài)隨機(jī)存儲(chǔ)器（SRAM）現(xiàn)場(chǎng)可編程門陣列（FPGA）加密　　在現(xiàn)代電子系統(tǒng)設(shè)計(jì)中，由于可編程邏輯器件的卓越性能、靈活方便的可升級(jí)特性，而得到了廣泛的應(yīng)用。由于大規(guī)模高密度可編程邏輯器件多采用SRAM工藝，要求每次上電，對(duì)FPGA器件進(jìn)行重配置，這就使得可以通過(guò)監(jiān)視配置的位數(shù)據(jù)流，進(jìn)行克隆
關(guān)鍵字：靜態(tài)隨機(jī)存儲(chǔ)器（SRAM）現(xiàn)場(chǎng)可編程門陣列（FPGA）加密 MCU和嵌入式微處理器

DSP在變電站綜合自動(dòng)化系統(tǒng)中的應(yīng)用

采用了TI公司的DSP芯片TMS320F2812及整體全分散式的設(shè)計(jì)思想，介紹了硬件電路設(shè)計(jì)和軟件實(shí)現(xiàn)的功能，以實(shí)現(xiàn)對(duì)變電站的各種模擬量、數(shù)字量及控制過(guò)程進(jìn)行高速實(shí)時(shí)的數(shù)據(jù)采集
關(guān)鍵字：應(yīng)用自動(dòng)化系綜合變電站 DSP

基于DSP的癲癇腦電信號(hào)處理

本文利用了DSP快速數(shù)據(jù)處理的優(yōu)點(diǎn)，采用性價(jià)比高的定點(diǎn)型TMS320C54x DSP進(jìn)行浮點(diǎn)數(shù)據(jù)處理，結(jié)果表明，處理方法可行，效果明顯，文中介紹的方法具有一定的理論和實(shí)際應(yīng)用價(jià)值
關(guān)鍵字：信號(hào)處理腦電癲癇 DSP 基于

DSP：應(yīng)用不斷拓展競(jìng)爭(zhēng)態(tài)勢(shì)加劇

　　自20世紀(jì)80年代初首枚DSP芯片誕生以來(lái)，DSP器件歷經(jīng)20多年的蓬勃發(fā)展，其技術(shù)性能不斷提高，應(yīng)用領(lǐng)域快速擴(kuò)展，目前已經(jīng)成為數(shù)字信息時(shí)代的核心引擎。另一方面，DSP面臨的競(jìng)爭(zhēng)也在日益加劇。面對(duì)激烈的市場(chǎng)競(jìng)爭(zhēng)，DSP技術(shù)將在充分發(fā)揮其性能優(yōu)勢(shì)的同時(shí)，不斷探索新的發(fā)展空間。性能優(yōu)勢(shì)是立足根本　　　　高性能與低功耗，是DSP所具有的獨(dú)特的競(jìng)爭(zhēng)優(yōu)勢(shì)。在DSP領(lǐng)域，存在一個(gè)Gene定律。針對(duì)DSP功耗的變動(dòng)趨勢(shì)，Gene定律認(rèn)為：DSP功耗性能比每隔5年將降低90%。衡量DSP運(yùn)算速度的指標(biāo)是MIP
關(guān)鍵字： DSP 應(yīng)用拓展競(jìng)爭(zhēng)加劇嵌入式

DSP性能提升將成數(shù)字消費(fèi)產(chǎn)品核心引擎

　　DSP在發(fā)展過(guò)程中從始至終都經(jīng)受著各種嚴(yán)峻的挑戰(zhàn)，同時(shí)也總是能夠從中產(chǎn)生出許多新的機(jī)遇，并且也創(chuàng)造出不少奇跡。隨著其性能的不斷提升和成本的降低，它的應(yīng)用領(lǐng)域在不斷拓展。此外還伴隨著與FPGA、MCU競(jìng)爭(zhēng)態(tài)勢(shì)的加劇，DSP如何解決新形勢(shì)下的“老問(wèn)題”。本報(bào)特邀請(qǐng)業(yè)內(nèi)代表發(fā)表觀點(diǎn)。 DSP應(yīng)用不斷拓展　　DSP將全面覆蓋嵌入式數(shù)字信息市場(chǎng)，可以取代常規(guī)處理器CPU，甚至可以沖擊單片機(jī)MCU、ASIC的市場(chǎng)；　　圖像和聲音處理為DSP展開(kāi)巨大的市場(chǎng)空間。　　鄭小龍隨著DSP性能的提高，其功
關(guān)鍵字： DSP 數(shù)字消費(fèi)產(chǎn)品核心引擎消費(fèi)電子

Xilinx高性能SPARTAN-3A DSP平臺(tái)FPGA又添低功耗器件

Xilinx, Inc.宣布其XtremeDSP™信號(hào)處理解決方案產(chǎn)品系列新增功耗優(yōu)化的Spartan™-3A DSP器件。這個(gè)目前業(yè)已投入量產(chǎn)的FPGA新器件，為低成本且低功耗FPGA領(lǐng)域的應(yīng)用如軍事通信戰(zhàn)術(shù)無(wú)線電系統(tǒng)、無(wú)線接入點(diǎn)和便攜式醫(yī)療設(shè)備等，提供了高性能的數(shù)字信號(hào)處理(DSP)能力。與標(biāo)準(zhǔn)器件產(chǎn)品相比，Spartan-3A DSP低功耗 (LP)器件的靜態(tài)功耗降低了50%，而在待機(jī)模式下靜態(tài)功耗的降低更是高達(dá)70%。同
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) Xilinx SPARTAN-3A DSP 嵌入式

自頂向下基于DSP Builder的PID控制系統(tǒng)開(kāi)發(fā)

在控制領(lǐng)域中，PID控制足最早發(fā)展起來(lái)的控制策略之一，由于其算法簡(jiǎn)單、魯棒性好和可靠性高，被廣泛應(yīng)用于工業(yè)過(guò)程控制。
關(guān)鍵字：控制系統(tǒng) 開(kāi)發(fā) PID Builder 基于 DSP 向下

基于CPLD／FPGA的出租車計(jì)費(fèi)器系統(tǒng)的設(shè)計(jì)實(shí)現(xiàn)

1 引言　　隨著EDA技術(shù)的發(fā)展及大規(guī)?？删幊踢壿嬈骷﨏PLD／FPGA的出現(xiàn)，電子系統(tǒng)的設(shè)計(jì)技術(shù)和工具發(fā)生了巨大的變化，通過(guò)EDA技術(shù)對(duì)CPLD／FP-GA編程開(kāi)發(fā)產(chǎn)品，不僅成本低、周期短、可靠性高，而且可隨時(shí)在系統(tǒng)中修改其邏輯功能。本文介紹了一種以Altera公司可編程邏輯器件EP1K30TC144-3為控制核心，附加一定外圍電路組成的出租車計(jì)費(fèi)器系統(tǒng)。　　2 系統(tǒng)總體結(jié)構(gòu) 　　基于CPLD的出租車計(jì)費(fèi)器的組成如圖1所示。各部分主要功能包括：信號(hào)輸入模塊對(duì)車輪傳感器傳送的脈沖信號(hào)進(jìn)行計(jì)數(shù)(
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) CPLD FPGA 計(jì)費(fèi)器嵌入式

DSP在電測(cè)量系統(tǒng)中SPI閃速引導(dǎo)的實(shí)現(xiàn)

本文詳細(xì)介紹了TMS320VC5509A DSP電測(cè)量系統(tǒng)中實(shí)現(xiàn)SPI閃速引導(dǎo)的方法。以Atmel公司閃存AT25F1024為例，介紹了電測(cè)量系統(tǒng)DSP在線系統(tǒng)編程燒寫(xiě)方法和TMS320VC5509A串行SPI 8位引導(dǎo)的原理與實(shí)現(xiàn)。
關(guān)鍵字：引導(dǎo) 實(shí)現(xiàn) SPI 系統(tǒng) 測(cè)量 DSP

面向視頻監(jiān)控和視頻服務(wù)器應(yīng)用的達(dá)芬奇DSP

德州儀器(TI)為其達(dá)芬奇產(chǎn)品線新增了兩款數(shù)字信號(hào)處理器—TMS320DM647和TMS320DM648，其目標(biāo)應(yīng)用是視頻監(jiān)視和包括數(shù)字視頻錄像機(jī)、互聯(lián)網(wǎng)協(xié)議視頻服務(wù)器和機(jī)器視覺(jué)系統(tǒng)在內(nèi)的基礎(chǔ)設(shè)施應(yīng)用。與TI現(xiàn)有的TMS320DM642相比，新器件的性能據(jù)稱翻了一番，且物料成本(BOM)更低。這兩款芯片萬(wàn)片量時(shí)的單價(jià)從40美元起。　　德州儀器表示，智能視頻系統(tǒng)行業(yè)市值預(yù)計(jì)到2011年將超過(guò)90億美元，這主要?dú)w功于市場(chǎng)對(duì)安全需求不斷上升，以及技術(shù)創(chuàng)新的不斷發(fā)展，特別是業(yè)界正在向數(shù)字化、全面網(wǎng)絡(luò)化的視頻
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) 視頻監(jiān)控視頻服務(wù)器 DSP 嵌入式

基于MCU和FPGA靈活設(shè)計(jì)車載信息娛樂(lè)系統(tǒng)

應(yīng)用MCU+FPGA的設(shè)計(jì)，軟件和外設(shè)硬件都可以在FPGA中變化，整個(gè)系統(tǒng)相當(dāng)于一個(gè)很容易進(jìn)行升級(jí)的軟件，改變硬件就像改變軟件一樣簡(jiǎn)單。
關(guān)鍵字：信息娛樂(lè) 系統(tǒng) 車載設(shè)計(jì) MCU FPGA 靈活基于

基于FPGA的發(fā)電機(jī)組頻率測(cè)量計(jì)的實(shí)現(xiàn)

利用Verilog HDL 硬件描述語(yǔ)言自頂向下的設(shè)計(jì)方法和QuartusⅡ 軟件，在復(fù)雜的可編程邏輯器件(FPGA, Field Programmable Gate Array)中實(shí)現(xiàn)了發(fā)電機(jī)組頻率測(cè)量計(jì)的設(shè)
關(guān)鍵字： FPGA 發(fā)電機(jī)組測(cè)量計(jì) 頻率

基于FPGA的IDE硬盤接口卡的實(shí)現(xiàn)

引言　　本文采用FPGA實(shí)現(xiàn)了IDE硬盤接口協(xié)議。系統(tǒng)提供兩套符合ATA-6規(guī)范的IDE接口，一個(gè)與普通IDE硬盤連接，另一個(gè)與計(jì)算機(jī)主板上的IDE接口相連。系統(tǒng)采用FPGA實(shí)現(xiàn)接口協(xié)議，完成接口數(shù)據(jù)的截獲、處理（在本文中主要是數(shù)據(jù)加密）和轉(zhuǎn)發(fā)，支持PIO和Ultra DMA兩種數(shù)據(jù)傳輸模式。下面重點(diǎn)介紹用FPGA實(shí)現(xiàn)接口協(xié)議的方法。　　1 IDE接口協(xié)議簡(jiǎn)介　　1.1 IDE接口引腳定義　　IDE（Integrated Drive Electronics）即“電子集成驅(qū)動(dòng)器”，又稱為A
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA IDE硬盤 ATA-6 嵌入式

ADSP-TS201的系統(tǒng)設(shè)計(jì)及外部總線接口技術(shù)

1 引言隨著雷達(dá)技術(shù)發(fā)展，大帶寬高分辨力、多種信號(hào)處理方式的采用，使得實(shí)時(shí)信號(hào)處理對(duì)數(shù)據(jù)的處理速度大大提高。同時(shí)在雷達(dá)信號(hào)處理中運(yùn)算量大，數(shù)據(jù)吞吐量急劇上升，對(duì)數(shù)據(jù)處理的要求不斷提高。隨著大規(guī)模集成電路技術(shù)的發(fā)展，作為數(shù)字信號(hào)處理的核心數(shù)字信號(hào)處理器(DSP)得到了快速的發(fā)展和應(yīng)用。ADSP-TS201DSP是美國(guó)模擬器件(ADD公司繼TSl01之后推出的一款高性能處理器。此系列DSP性價(jià)比很高，兼有FPGA和ASIC信號(hào)處理性能和指令集處理器的高度可編程性，適用于大存儲(chǔ)量、高性能、高速度的信號(hào)處理和圖像
關(guān)鍵字：模擬技術(shù) 電源技術(shù) SDRAM DSP-TS201 總線接口模擬IC 電源