首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> dsp+fpga

dsp+fpga 文章 最新資訊

擴頻通信系統(tǒng)的FPGA實現(xiàn)

  • 　　擴頻通信自上世紀50年代中期被美國軍方開始研究以來，一直為軍事通信所獨占，廣泛應(yīng)用于軍事通信、電子對抗以及導(dǎo)航、測量等各個領(lǐng)域。進入上世紀90年代以后，擴頻通信又開始向各種民用通信領(lǐng)域發(fā)展，典型的如CDMA和GPS等。應(yīng)用最廣的是直接序列擴頻方式(DSSS)。它是將待傳送的信息數(shù)據(jù)被偽隨機碼調(diào)制，實現(xiàn)頻譜擴展后再傳輸，接收端則采用相同的編碼進行解調(diào)及相關(guān)處理，恢復(fù)原始信息數(shù)據(jù)。 　　本文采用VHDL語言、Altera公司的集成開發(fā)環(huán)境QuartusII 6.0和Cyclone系列芯片EPlC3T14
  • 關(guān)鍵字： 通訊  無線  網(wǎng)絡(luò)  FPGA  無線  通信  

利用 Virtex-5 SXT 的高性能 DSP 解決方案

  • 　　二十多年來，F(xiàn)PGA 為世人提供了最靈活、適應(yīng)性極強、快速的設(shè)計環(huán)境。早期的 DSP 設(shè)計人員發(fā)現(xiàn)，可將一種可再編程的門海用于數(shù)字信號處理。如果把內(nèi)置到 FPGA 架構(gòu)中的乘法器、加法器和累加單元結(jié)合起來，就可以利用大規(guī)模并行計算實現(xiàn)有效的濾波器算法。 　　在未加工頻率性能方面的損失，通過并行計算得到了彌補，而且得遠大于失，可謂“失之東隅，收之桑榆”；由此獲得的 DSP 帶寬完全可與替代方案媲美。隨著時間的推移，乘法器和加法器的實施越來越高效。1998 年，Xilinx 順理成章推出了第一個集成于
  • 關(guān)鍵字： 嵌入式系統(tǒng)  單片機  DSP  Virtex-5  嵌入式  

基于DSP的TETRA話音編碼設(shè)計與實現(xiàn)

基于DSP的簡單、經(jīng)濟、實用的無功補償器設(shè)計

  • 介紹了應(yīng)用在風力發(fā)電機組電控系統(tǒng)中無功補償控制器的研制，此控制器實現(xiàn)基于DSP的對電網(wǎng)電壓和從發(fā)電機流出的電流快速、準確的檢測
  • 關(guān)鍵字： 無功  補償  設(shè)計  實用  經(jīng)濟  DSP  簡單  基于  

快速實現(xiàn)基于FPGA的脈動FIR濾波器

  • 引言 　　目前，用FPGA(現(xiàn)場可編程門陣列)實現(xiàn)FIR(有限沖擊響應(yīng))濾波器的方法大多利用FPGA中LUT(查找表)的特點采用DA(分布式算法)或CSD碼等方法，將乘加運算操作轉(zhuǎn)化為位與、加減和移位操作。這些結(jié)構(gòu)需要占用器件較多的LE(邏輯元件)資源，設(shè)計周期長，工作頻率低，實時性差。本文提出一種基于Stratix系列FPGA器件的新的實時高速脈動FIR濾波器的快速實現(xiàn)方法。利 用FGPA集成的DSP(數(shù)字信號處理器)乘加模塊定制卷積運算單元，利用VHDL(甚高速集成電路硬件描述語言)元件例化語句快
  • 關(guān)鍵字： 嵌入式系統(tǒng)  單片機  FPGA  脈動FIR濾波器  嵌入式  

采用FPGA的圖像采集卡的設(shè)計

  • 　　現(xiàn)代化生產(chǎn)和科學(xué)研究對視頻圖像采集系統(tǒng)的要求日益提高。傳統(tǒng)的圖像采集卡速度慢、處理功能簡單、采用分立元件、電路非常復(fù)雜；而且可靠性差、不易調(diào)試、不能很好地滿足特殊要求。FPGA(現(xiàn)場可編程門陣列)是專用集成電路中集成度最高的一種，用戶可對FPGA內(nèi)部的邏輯模塊和I／O模塊重新配置，以實現(xiàn)用戶所需邏輯功能。用戶對FPGA的編程數(shù)據(jù)放入芯片，通過上電加載到FPGA中，對其進行初始化；也可在線對其編程，實現(xiàn)系統(tǒng)在線重構(gòu)?；贔PGA技術(shù)的圖像采集主要是通過集成的FPGA開發(fā)板，使用軟件編程把圖像的采集控制程
  • 關(guān)鍵字： 嵌入式系統(tǒng)  單片機  FPGA  圖像采集卡  嵌入式  

利用Virtex-5 FPGA降低功耗

  • 在本文中，我將分析功耗降低所帶來的好處。還將介紹 Virtex-5 器件中所使用的多種技術(shù)和結(jié)構(gòu)上的革新，它們能提供功耗最低的解決方案，并且不會在性能上有任何折扣。

  • 關(guān)鍵字： Virtex  FPGA  低功耗    

TI最高性能浮點DSP助寶利通最新SoundStructure語音會議解決方案

  • 　　日前，德州儀器 宣布供應(yīng)商寶利通將在其最新推出的 SoundStructure 系列產(chǎn)品中采用 TI 浮點 DSP，實現(xiàn)語音會議技術(shù)更上層樓。SoundStructure 是一種安裝型音頻解決方案，實現(xiàn)了極高的語音清晰度與全面的立體聲回聲抵消功能，非常適合會議室、教室與遠程再現(xiàn)會議環(huán)境。SoundStructure 充分發(fā)揮 TI 高性能浮點 DSP TMS320C6727 提供的高精度、高速度與高性能優(yōu)勢，能夠執(zhí)行高強度的音頻處理與動態(tài)處理任務(wù)，實現(xiàn)更自然、更逼真的會議體驗。 　　隨著越來越多的遠
  • 關(guān)鍵字： TI  模擬技術(shù)  電源技術(shù)  DSP  模擬IC  電源  

基于FPGA的OQPSK解調(diào)器的設(shè)計與實現(xiàn)

  • 根據(jù)軟件無線電的思想，以FPGA器件為核心實現(xiàn)了OQPSK的解調(diào)，大部分功能由FPGA內(nèi)部資源來實現(xiàn)。
  • 關(guān)鍵字： OQPSK  FPGA  解調(diào)器    

基于FPGA的多種分頻設(shè)計與實現(xiàn)

  • 引言 　　分頻器是FPGA設(shè)計中使用頻率非常高的基本單元之一。盡管目前在大部分設(shè)計中還廣泛使用集成鎖相環(huán)(如altera的PLL，Xilinx的DLL)來進行時鐘的分頻、倍頻以及相移設(shè)計，但是，對于時鐘要求不太嚴格的設(shè)計，通過自主設(shè)計進行時鐘分頻的實現(xiàn)方法仍然非常流行。首先這種方法可以節(jié)省鎖相環(huán)資源，再者，這種方式只消耗不多的邏輯單元就可以達到對時鐘操作的目的。 1 整數(shù)分頻器的設(shè)計 1.1 偶數(shù)倍分頻 　　偶數(shù)分頻器的實現(xiàn)非常簡單，通過計數(shù)器計數(shù)就完全可以實現(xiàn)。如進行N倍偶數(shù)分頻，就可以通過由待
  • 關(guān)鍵字： 嵌入式系統(tǒng)  單片機  FPGA  嵌入式  

基于DSP的數(shù)碼相機中的MPEG-4壓縮

  • 雖然數(shù)碼相機 (DSC) 投入市場僅幾年時間，但已經(jīng)使消費類電子成像業(yè)發(fā)生了翻天覆地的變化。
  • 關(guān)鍵字： 壓縮  MPEG-4  數(shù)碼相機  DSP  基于  

基于FPGA的以太網(wǎng)視頻廣播接收系統(tǒng)的設(shè)計

  • 本文介紹了一種實用的基于FPGA的以太網(wǎng)視頻廣播接收系統(tǒng)，由于采用了FPGA技術(shù)，使得系統(tǒng)結(jié)構(gòu)簡單，可靠性高。
  • 關(guān)鍵字： FPGA  以太網(wǎng)  視頻廣播  接收系統(tǒng)    

基于DSP的單相精密電源硬件設(shè)計

  • 以TMS320V33為核心作為信號生成和處理元件，配以相應(yīng)的外圍電路完成幅度、頻率、相位的控制、報警、顯示等一系列功能。
  • 關(guān)鍵字： 硬件  設(shè)計  電源  精密  DSP  單相  基于  

基于FPGA系統(tǒng)易測試性的研究

  • 引 言 　　現(xiàn)代科技對系統(tǒng)的可靠性提出了更高的要求，而FPGA技術(shù)在電子系統(tǒng)中應(yīng)用已經(jīng)非常廣泛，因此FPGA易測試性就變得很重要。要獲得的FPGA內(nèi)部信號十分有限、FPGA封裝和印刷電路板(PCB)電氣噪聲，這一切使得設(shè)計調(diào)試和檢驗變成設(shè)計中最困難的一個流程。另一方面，當前幾乎所有的像CPU、DSP、ASIC等高速芯片的總線，除了提供高速并行總線接口外，正迅速向高速串行接口的方向發(fā)展，F(xiàn)PGA也不例外。每一條物理鏈路的速度從600 Mbps到10 Gbps，高速I／O的測試和驗證更成為傳統(tǒng)專注于FPG
  • 關(guān)鍵字： 嵌入式系統(tǒng)  單片機  測試  測量  FPGA  測試測量  

如何采用FPGA協(xié)處理器實現(xiàn)算法加速

  • 本文主要研究了代碼加速和代碼轉(zhuǎn)換到硬件協(xié)處理器的方法。
  • 關(guān)鍵字： FPGA  協(xié)處理器  算法    
共9911條 605/661 |‹ « 603 604 605 606 607 608 609 610 611 612 » ›|

dsp+fpga介紹

您好，目前還沒有人創(chuàng)建詞條dsp+fpga!
歡迎您創(chuàng)建該詞條，闡述對dsp+fpga的理解，并與今后在此搜索dsp+fpga的朋友們分享。    創(chuàng)建詞條

熱門主題

DSP+FPGA    樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473