首頁(yè)　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問(wèn)答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁(yè) >> 主題列表 >> dpu asic

想成為一個(gè)優(yōu)秀的硬件工程師，你需要具備這些能力！

  • 　　一個(gè)好的硬件工程師實(shí)際上就是一個(gè)項(xiàng)目經(jīng)理，你需要從外界交流獲取對(duì)自己設(shè)計(jì)的需求，然后匯總，分析成具體的硬件實(shí)現(xiàn)。還要跟眾多的芯片和方案供應(yīng)商聯(lián)系，從中挑選出合適的方案，當(dāng)原理圖完成后，你需要組織同事來(lái)進(jìn)行配合評(píng)審和檢查，還要和CAD工程師一起工作來(lái)完成PCB的設(shè)計(jì)。與此同時(shí)，要準(zhǔn)備好BOM清單，開(kāi)始采購(gòu)和準(zhǔn)備物料，聯(lián)系加工廠家完成板的貼裝?！薄　』局R(shí)　　1) 基本設(shè)計(jì)規(guī)范　　2) CPU基本知識(shí)、架構(gòu)、性能及選型指導(dǎo)　　3) MOTOROLA公司的PowerPC系列基
  • 關(guān)鍵字： PCB  ASIC  

如何利用FPGA進(jìn)行時(shí)序分析設(shè)計(jì)

  • 　　FPGA(Field-Programmable Gate Array)，即現(xiàn)場(chǎng)可編程門陣列，它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。對(duì)于時(shí)序如何用FPGA來(lái)分析與設(shè)計(jì)，本文將詳細(xì)介紹?！　』镜碾娮酉到y(tǒng)如圖 1所示，一般自己的設(shè)計(jì)都需要時(shí)序分析，如圖 1所示的Design，上部分為時(shí)序組合邏輯，下部分只有組合邏輯。而對(duì)其進(jìn)行時(shí)序分析時(shí)，一般都以時(shí)鐘為參考的，因此一般主要分析
  • 關(guān)鍵字： FPGA  ASIC  

如何采用SystemVerilog來(lái)改善基于FPGA的ASIC原型

  • ASIC在解決高性能復(fù)雜設(shè)計(jì)概念方面提供了一種解決方案,但是ASIC也是高投資風(fēng)險(xiǎn)的,如90nm ASIC/SoC設(shè)計(jì)大約需要2000萬(wàn)美元開(kāi)發(fā)成本.為了降低成本,現(xiàn)在可采用FPGA來(lái)實(shí)現(xiàn)ASIC.但是,但ASIC集成度較大時(shí),需要幾個(gè)FPGA來(lái)實(shí)現(xiàn),這就需要考慮如何來(lái)連接ASIC設(shè)計(jì)中所有的邏輯區(qū)塊.采用SystemVerilog,可以簡(jiǎn)化這一問(wèn)題.
  • 關(guān)鍵字： SystemVerilog  ASIC  FPGA  

ASIC中的異步時(shí)序設(shè)計(jì)

  • 絕大部分的ASIC設(shè)計(jì)工程師在實(shí)際工作中都會(huì)遇到異步設(shè)計(jì)的問(wèn)題，本文針對(duì)異步時(shí)序產(chǎn)生的問(wèn)題，介紹了幾種同步的策略，特別是結(jié)繩法和異步FIFO的異步比較法都是比較新穎的方法。
  • 關(guān)鍵字： ASIC  

在選用FPGA進(jìn)行設(shè)計(jì)時(shí)如何降低功耗

  • 傳統(tǒng)意義上，ASIC和CPLD是低功耗競(jìng)爭(zhēng)中當(dāng)仁不讓的贏家。但是由于相對(duì)成本較高，且用戶對(duì)高端性能和額外邏輯的要求也越來(lái)越多，在低功耗應(yīng)用中使用CPLD正在失去優(yōu)勢(shì)。ASIC也面臨相同的風(fēng)險(xiǎn)。而例如FPGA這樣日益增長(zhǎng)的可編程半導(dǎo)體器件正逐步成為備受青睞的解決方案。
  • 關(guān)鍵字： 低功耗  ASIC  CPLD  可編程半導(dǎo)體器件  

可配置電源管理ASIC--當(dāng)今的系統(tǒng)黏合劑

  • 上個(gè)世紀(jì)，在數(shù)字化思維主導(dǎo)設(shè)計(jì)領(lǐng)域時(shí)，系統(tǒng)是標(biāo)準(zhǔn)處理器，ASSP，模擬電路和黏合邏輯的混合物。“黏合邏輯”是通過(guò)小型和中型集成電路把不同數(shù)字芯片的協(xié)議和總線連在一起。為了降低成本實(shí)現(xiàn)一體化，“黏合邏輯”曾經(jīng)風(fēng)靡整個(gè)ASIC業(yè)。
  • 關(guān)鍵字： 集成電路  ASIC  電源管理  

如何用C語(yǔ)言描述AES256加密算法最高效？

  • 高級(jí)加密標(biāo)準(zhǔn) (AES) 已經(jīng)成為很多應(yīng)用（諸如嵌入式系統(tǒng)中的應(yīng)用等）中日漸流行的密碼規(guī)范。
  • 關(guān)鍵字： ASIC  AES  FPGA  嵌入式  

MEMS麥克風(fēng)技術(shù)滿足音量市場(chǎng)的性能要求

  • 隨著智能設(shè)備的迅猛發(fā)展，市場(chǎng)需要更高性能的麥克風(fēng)，而MEMS可以在緊湊的尺寸內(nèi)麥克風(fēng)提供高性能和保真度及可靠性，適用于便攜式設(shè)備。本文介紹了MEMS麥克風(fēng)的結(jié)構(gòu)和工作模式，并介紹了相關(guān)的MEMS麥克風(fēng)套件。
  • 關(guān)鍵字： MEMS  麥克風(fēng)  ASIC  201706  

ASIC設(shè)計(jì)中不可忽視的幾大問(wèn)題

  • 　　ASIC的復(fù)雜性不斷提高，同時(shí)工藝在不斷地改進(jìn)，如何在較短的時(shí)間內(nèi)開(kāi)發(fā)一個(gè)穩(wěn)定的可重用的ASIC芯片的設(shè)計(jì)，并且一次性流片成功，這需要一個(gè)成熟的ASIC的設(shè)計(jì)方法和開(kāi)發(fā)流程?！　”疚慕Y(jié)合NCverilog，DesignCompile，Astro等ASIC設(shè)計(jì)所用到的EDA軟件，從工藝獨(dú)立性、系統(tǒng)的穩(wěn)定性、復(fù)雜性的角度對(duì)比各種ASIC的設(shè)計(jì)方法，介紹了在編碼設(shè)計(jì)、綜合設(shè)計(jì)、靜態(tài)時(shí)序分析和時(shí)序仿真等階段經(jīng)常忽視的問(wèn)題以及避免的辦法，從而使得整個(gè)設(shè)計(jì)具有可控性?！　?nbsp;   　
  • 關(guān)鍵字： ASIC  

便攜式數(shù)據(jù)采集系統(tǒng)中ADC的選用指南

  • 真實(shí)世界的應(yīng)用需要真實(shí)世界的物理連接，一般來(lái)說(shuō)，這意味著模擬信號(hào)要在系統(tǒng)內(nèi)的某處被數(shù)字化處理，以便于微處理器、ASIC或FPGA采集數(shù)據(jù)并做出決策。基本選用標(biāo)準(zhǔn)當(dāng)選擇一款模擬數(shù)字轉(zhuǎn)換器(ADC)時(shí)，大多數(shù)設(shè)計(jì)師似
  • 關(guān)鍵字： 模數(shù)轉(zhuǎn)換器    SPI    ASIC    ADC  

常見(jiàn)問(wèn)題解答：賽靈思采用首個(gè)ASIC級(jí)UltraScale可編程架構(gòu)

  • 1. 賽靈思將在2013年7月10日宣布推出什么產(chǎn)品？ 賽靈思宣布20nm兩項(xiàng)新的行業(yè)第一，延續(xù)28nm工藝節(jié)點(diǎn)上一系列業(yè)界創(chuàng)新優(yōu)勢(shì)： middot; 賽靈思宣布開(kāi)始投片半導(dǎo)體行業(yè)首款20nm器件以及投片PLD行業(yè)首款20nm All
  • 關(guān)鍵字： UltraScale  ASIC  賽靈思  可編程    

在系統(tǒng)設(shè)計(jì)中的如何選擇半導(dǎo)體器件：ASIC，還是FPGA？

  • 作為一個(gè)系統(tǒng)設(shè)計(jì)工程師，經(jīng)常會(huì)遇到這個(gè)問(wèn)題：是選用ASIC還是FPGA?讓我們來(lái)看一看這兩者有什么不同。所謂ASIC，是專用集成電路(Application Specific Integrated Circuit)的簡(jiǎn)稱，電子產(chǎn)品中，應(yīng)用非常廣泛。ASIC的
  • 關(guān)鍵字： FPGA  ASIC  系統(tǒng)設(shè)計(jì)  成本因素  

ASIC、ASSP、SoC和FPGA到底有何區(qū)別？

  • 我經(jīng)常收到關(guān)于各類設(shè)備之間的差異的問(wèn)題，諸如ASIC、ASSP、SoC和FPGA之間的區(qū)別問(wèn)題。例如是SoC是ASIC嗎?或ASIC是SoC嗎?ASIC和ASSP之間的區(qū)別是什么?以及高端FPGA應(yīng)該歸類為SoC嗎?這里有幾個(gè)難題，至少技術(shù)和術(shù)語(yǔ)隨
  • 關(guān)鍵字： ASIC    ASSP    SoC    FPGA  

智原發(fā)表PowerSlash(TM)硅智財(cái)于聯(lián)電55奈米超低功耗製程支援物聯(lián)網(wǎng)應(yīng)用開(kāi)發(fā)

  • 　　聯(lián)華電子今(12日)與ASIC設(shè)計(jì)服務(wù)暨IP研發(fā)銷售廠商智原科技(Faraday Technology Corporation，TWSE：3035)共同發(fā)表智原科技于聯(lián)電55奈米超低功耗製程(55ULP)的PowerSlash™基礎(chǔ)IP方案。智原PowerSlash™與聯(lián)電製程技術(shù)相互結(jié)合設(shè)計(jì)，為超低功耗的無(wú)線應(yīng)用需求技術(shù)進(jìn)行優(yōu)化，滿足無(wú)線物聯(lián)網(wǎng)產(chǎn)品的電池長(zhǎng)期壽命需求。 　　智原科技行銷暨投資副總于德旬表示：「物聯(lián)網(wǎng)應(yīng)用建構(gòu)過(guò)程中，效能往往受制于低功耗技術(shù)。而今透過(guò)聯(lián)電55奈
  • 關(guān)鍵字： 聯(lián)華電子  ASIC  

基于EDA技術(shù)的電子設(shè)計(jì)要點(diǎn)

  • 數(shù)字化是電子設(shè)計(jì)發(fā)展的必然趨勢(shì)，EDA 技術(shù)綜合了計(jì)算機(jī)技術(shù)、集成電路等在不斷向前發(fā)展，給電子設(shè)計(jì)領(lǐng)域帶來(lái)了一種全新的理念。本文筆者首先簡(jiǎn)
  • 關(guān)鍵字： EDA  ASIC  
共564條 9/38 |‹ « 7 8 9 10 11 12 13 14 15 16 » ›|

dpu asic介紹

您好，目前還沒(méi)有人創(chuàng)建詞條dpu asic!
歡迎您創(chuàng)建該詞條，闡述對(duì)dpu asic的理解，并與今后在此搜索dpu asic的朋友們分享。    創(chuàng)建詞條

熱門主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473