首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> cpld／fpga

cpld／fpga 文章 最新資訊

IPTV系統(tǒng)中的FPGA供電問題解決方案介紹

  • IPTV系統(tǒng)中的FPGA供電問題解決方案介紹,目前越來越多的家用電器從低速的撥號上網(wǎng)向?qū)拵Щヂ?lián)網(wǎng)接入或互聯(lián)網(wǎng)協(xié)議電視(IPTV)轉(zhuǎn)移，尤其是IPTV有望在中國獲得快速的發(fā)展。比較而言，IPTV的基礎(chǔ)設(shè)施成本相當?shù)?，因為這種方法不需要銅軸電纜，而是采用DSL或?qū)拵ф?/li>
  • 關(guān)鍵字： 解決方案  介紹  問題  供電  系統(tǒng)  FPGA  IPTV  

如何在低成本FPGA中實現(xiàn)動態(tài)相位調(diào)整

  • 如何在低成本FPGA中實現(xiàn)動態(tài)相位調(diào)整,在FPGA中，動態(tài)相位調(diào)整(DPA)主要是實現(xiàn)LVDS接口接收時對時鐘和數(shù)據(jù)通道的相位補償，以達到正確接收的目的。ALTERA的高端FPGA，如STRATIX(r) 系列中自帶有DPA電路，但低端的FPGA，如CYCLONE(r)系列中是沒有的。本文主
  • 關(guān)鍵字： 相位  調(diào)整  動態(tài)  實現(xiàn)  成本  FPGA  如何  

IIR數(shù)字濾波器設(shè)計-在FPGA上實現(xiàn)任意階IIR數(shù)字濾波器

  • IIR數(shù)字濾波器設(shè)計-在FPGA上實現(xiàn)任意階IIR數(shù)字濾波器摘要：本文介紹了一種采用級聯(lián)結(jié)構(gòu)在FPGA上實現(xiàn)任意階I...
  • 關(guān)鍵字： IIR數(shù)字濾波器  fpga  

基于FPGA的以太網(wǎng)MII接口擴展設(shè)計與實現(xiàn)

Round-Robin輪詢調(diào)度機制在多隊列處理中的應(yīng)用

  • 本文主要介紹了虛擬化路由器的結(jié)構(gòu)以及其中的關(guān)鍵調(diào)度機制的算法和實現(xiàn)，通過多級的調(diào)度處理，實現(xiàn)了支持多個可靈活配置，線速轉(zhuǎn)發(fā)的路由實例的虛擬化路由器。本文所提到虛擬化路由器實際設(shè)計名稱為“IsoRouter”，它基于NetFPGA板卡，本文所介紹的調(diào)度機制不針對具體某一型號的FPGA，它可以在任何一款FPGA上實現(xiàn)。
  • 關(guān)鍵字： 路由器  FPGA  

FPGA基礎(chǔ)之時序設(shè)計

  • FPGA設(shè)計一個很重要的設(shè)計是時序設(shè)計，而時序設(shè)計的實質(zhì)就是滿足每一個觸發(fā)器的建立(Setup)/保持(Hold)時間的要求。建立時間(Setup Time)：是指在觸發(fā)器的時鐘信號上升沿到來以前，數(shù)據(jù)穩(wěn)定不變的時間，如果建立時間
  • 關(guān)鍵字： FPGA  基礎(chǔ)  時序設(shè)計    

基于CPLD/DSP的賽車全電防滑剎車控制器設(shè)計

  • 1 引言賽車剎車系統(tǒng)是賽車系統(tǒng)上具有相對獨立功能的子系統(tǒng),其作用是承受賽車的靜態(tài)重量、動態(tài)沖擊載荷以及吸收賽車剎車時的動能,實現(xiàn)賽車的制動與控制。其性能的好壞直接影響到賽車的快速反應(yīng)、安全制動和生存能力,進
  • 關(guān)鍵字： CPLD  DSP  防滑  剎車控制器    

邏輯分析儀測試在基于FPGA的LCD顯示控制中的應(yīng)用

  • 邏輯分析儀測試在基于FPGA的LCD顯示控制中的應(yīng)用摘要：邏輯分析儀作為基礎(chǔ)儀器，應(yīng)該在基礎(chǔ)數(shù)字電路教學中得到廣泛應(yīng)用。本文介紹了基于FPGA的液晶顯示控制設(shè)計方案，通過使用OLA2032B邏輯分析儀，對控制線進行監(jiān)測與
  • 關(guān)鍵字： FPGA  LCD  邏輯分析儀  測試    

基于FPGA的高精度相位差測量算法實現(xiàn)

  • 摘要：首先介紹了兩種高精度相位差測量算法，一種是基于直接數(shù)字頻率合成(DDS)的相關(guān)測量法，另一種是基于快速傅里葉變換(FFT)的FFT測量法。其次，通過理論仿真分析兩種算法在不同信噪比和數(shù)據(jù)長度下的性能，并在此基
  • 關(guān)鍵字： FPGA  高精度  測量算法  相位差    

利用單片機和CPLD實現(xiàn)直接數(shù)字頻率合成（DDS）

  • 直接數(shù)字頻率合成（DDS）技術(shù)是美國學者J.Tierncy，C.M.Rader和B.Gold在1971年首次提出的。這是一種全數(shù)字技術(shù)，該技術(shù)從相位概念出發(fā)直接合成所需要的波形。同傳統(tǒng)的頻率合成技術(shù)相比，DDS技術(shù)具有很多優(yōu)點：頻率切
  • 關(guān)鍵字： 頻率  合成  DDS  數(shù)字  直接  單片機  CPLD  實現(xiàn)  利用  

三模冗余乘法器的設(shè)計與實現(xiàn)

  • 現(xiàn)場可編程門陣列(Field Programmable Gate Array，F(xiàn)PGA)可通過用戶軟件編程來配置生成硬件電路，極大提高了電子系統(tǒng)設(shè)計中的靈活性和通用性，因而被廣泛應(yīng)用于航天、通信、醫(yī)療和工控等重要領(lǐng)域。但在空間環(huán)境中，基于SRAM的FPGA容易受SEU(Single Event Upset)和SETs(Single Event Transients)的影響，從而導(dǎo)致系統(tǒng)故障。DMR(Dual Modular Redundancy)和TMR(Triple Modular Redundancy
  • 關(guān)鍵字： 乘法器  FPGA  

賽靈思Kintex-7 FPGA DDR3接口性能演示

CY7C68013與FPGA接口的Verilog HDL實現(xiàn)

  • 0 引 言USB(通用串行總線)是英特爾、微軟、IBM、康柏等公司1994年聯(lián)合制定的一種通用串行總線規(guī)范，它解決了與網(wǎng)絡(luò)通信問題，而且端口擴展性能好、容易使用。最新的USB2.0支持3種速率：低速1.5 Mbit/s，全速12 Mbit/
  • 關(guān)鍵字： Verilog  C68013  68013  FPGA    

基于FPGA的程控濾波器的設(shè)計

  • 摘要：以單片機和可編程邏輯器件(FPGA)為控制核心，設(shè)計了一個程控濾波器，實現(xiàn)了小信號程控放大、程控調(diào)整濾波器截止頻率和幅頻特性測試的功能。其中放大模塊由可變增益放大器AD603實現(xiàn)，最大增益60dB，10dB步進可調(diào)
  • 關(guān)鍵字： FPGA  程控濾波器    

基于FPGA和MCU的CAN-VME總線轉(zhuǎn)換設(shè)計

  • 摘要：為了擴展VME總線和CAN總線的應(yīng)用范圍，充分利用兩種總線的不同傳輸特點，采用了模塊設(shè)計方法，提出一種基于FPGA和MCU的總線轉(zhuǎn)換方案。該方案給出了FPGA與上位VME總線部分的VME總線接口設(shè)計，利用MCU控制CPLD擴
  • 關(guān)鍵字： CAN-VME  FPGA  MCU  總線    
共7031條 261/469 |‹ « 259 260 261 262 263 264 265 266 267 268 » ›|

cpld／fpga介紹

您好，目前還沒有人創(chuàng)建詞條cpld／fpga!
歡迎您創(chuàng)建該詞條，闡述對cpld／fpga的理解，并與今后在此搜索cpld／fpga的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473