首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> chiplet phy designer

chiplet phy designer 文章 最新資訊

Achronix幫助用戶基于Speedcore eFPGA IP來構建Chiplet

  • 高性能FPGA芯片和嵌入式FPGA IP（eFPGA?IP）領域內的先鋒企業(yè)Achronix半導體公司日前宣布：為幫助用戶利用先進的Speedcore eFPGA IP來構建先進的chiplet解決方案，公司開通專用網頁介紹相關技術，以幫助用戶快速構建新一代高靈活性、高性價比的chiplet產品， chiplet設計和開發(fā)人員可以透過該公司網站獲得有關Speedcore eFPGA IP的全面支持。中國客戶亦可以通過Achronix在中國的服務團隊得到同樣的支持。Speedcore??
  • 關鍵字： Achronix  FPGA  Chiplet  

AI熱潮下，芯片制造商將芯片堆疊起來，就像搭積木

  • 7月11日消息，人工智能熱潮推動芯片制造商加速堆疊芯片設計，就像高科技的樂高積木一樣。業(yè)內高管稱，這種所謂的Chiplet（芯粒）技術可以更輕松地設計出更強大的芯片，它被認為是集成電路問世60多年以來最重要的突破之一。IBM研究主管達里奧·吉爾（Darío Gil）在接受采訪時表示：“封裝和Chiplet技術是半導體的未來重要組成部分?！薄跋啾扔趶牧汩_始設計一款大型芯片，這種技術更加強大。”去年，AMD、英特爾、微軟、高通、三星電子和臺積電等科技巨頭組成了一個聯(lián)盟，旨在制定Chiplet設計標準。英偉達，
  • 關鍵字： AI  芯片制造  Chiplet  臺積電  人工智能  

泰瑞達亮相SEMICON China：解讀異構集成和Chiplet時代下，測試行業(yè)的機遇與挑戰(zhàn)

  • 2023年7月3日，中國 北京訊 —— 全球先進的自動測試設備供應商泰瑞達（NASDAQ:TER）宣布，受邀出席了SEMICON China 2023同期舉辦的“先進封裝論壇 - 異構集成”活動。在活動中，泰瑞達Complex SOC事業(yè)部亞太區(qū)總經理張震宇發(fā)表題為《異構集成和Chiplet時代下，芯片測試行業(yè)的機遇與挑戰(zhàn)》的精彩演講，生動介紹泰瑞達對于先進封裝，在質量和成本之間找到平衡和最優(yōu)方案的經驗和見解。 SEMICON China是中國最重要的半導體行業(yè)盛事之一，見證中國半導體制造業(yè)的茁
  • 關鍵字： 泰瑞達  SEMICON China  異構集成  Chiplet  

Rambus高速GDDR6 PHY打通AI應用的數據瓶頸

  • 幾年前當AI剛開始流行之時，很多人預測AI應用最大的瓶頸將是存儲器的讀取和寫入速度，這會嚴重影響訓練和推斷的效率，以及做出相應反饋的速度。特別是2023年以來，以ChatGPT為代表的生成式AI讓人們看到了智能世界的無限可能，而如何有效地采集、存儲、傳輸、處理數據和模型則成為實現高質量AI的關鍵，這就需要高速傳輸技術的革新。 無論是云端AI訓練還是向網絡邊緣轉移的AI推理，都需要高帶寬、低時延的內存。鑒于GPU已經成為目前人工智能訓練和推理中的核心處理單元，邁向高性能GDDR6內存接口已是大勢所趨。近日，
  • 關鍵字： Rambus  高速GDDR6  PHY  AI  

POWERSTAGE-DESIGNER 適用于常用開關模式電源的 Power Stage Designer? 軟件工具

  • 概述Power Stage Designer 是一款基于 Java 的工具，可根據用戶輸入計算 21 種拓撲的電壓和電流，有助于加快電源設計。另外，Power Stage Designer 包含波特圖繪圖工具和具有各種功能的實用工具箱，讓電源設計更簡單。這款工具可以非常快速地開始全新的電源設計，因為所有計算都是實時執(zhí)行的?！ぁ癟opology”窗口 – 根據輸入參數提供拓撲信息和元件波形·Loop Calculator – 有助于確定不同拓撲的補償網絡·Load Step Calculator –
  • 關鍵字： TI  開關模式電源  Power Stage Designer  

Arasan宣布立即推出第二代MIPI D-PHY

  • Arasan Chip Systems宣布立即推出其第二代MIPI D-PHY IP產品，支持MIPI D-PHY v1.1，速度高達1.5gbps，支持MIPI D-PHY v1.2，速度高達2.5gbps，用于GlobalFoundries 22nm SoC設計，重新設計了超低功耗和面積。這兩款產品的獨特之處在于MIPI D-PHY IP v1.1 IP針對可穿戴設備和物聯(lián)網顯示應用的超低功率進行了進一步優(yōu)化，這些應用的小型低分辨率屏幕需要最小的吞吐量，但功率至關重要。 D-PHY IP
  • 關鍵字： Arasan  MIPI D-PHY  

開始使用 Power Stage Designer 的 13 個理由

  • 十多年來，德州儀器 (TI) 的 Power Stage Designer? 工具一直是一款出色的設計工具，可協(xié)助電氣工程師計算不同電源拓撲的電流和電壓。我認為，利用這款工具可以輕松開始全新的電源設計，因為它可以實時執(zhí)行各種計算，并為您提供直接反饋。 我們最新版本的 Power Stage Designer 在其現有功能集之上添加了一個新拓撲和兩個新的設計功能，可幫助您進一步縮短開發(fā)電源的設計時間。 新工具包含場效應晶體管 (FET) 損耗計算器、并聯(lián)電容器的電流共享計算器、交流/直流
  • 關鍵字： Power Stage Designer  德州儀器  

Chiplet 安全風險被低估

  • Chiplet 面臨的安全挑戰(zhàn)之大令人望而生畏。
  • 關鍵字： Chiplet  

突破封控！中國推出自有小芯片接口標準，加速半導體自研發(fā)

  • 從整個芯片的發(fā)展來看，隨著芯片工藝制程提升的難度越來越大，Chiplet這種小芯片疊加的方案，已經逐漸成為了一種主流。特別是5nm以下先進芯片工藝，在制造單芯片產品之際成本極高，所以用Chiplet的方案不但能保證性能，同時也能有效節(jié)約成本。目前整個行業(yè)都在向Chiplet方向發(fā)展，甚至海外還有專門針對Chiplet這一技術的聯(lián)盟——UCIe聯(lián)盟。UCIe聯(lián)盟的初衷是確保來自不同供應商的小芯片相互兼容，畢竟多芯片設計的優(yōu)勢之一是它們可以由不同的公司設計，并由不同的代工廠在不同的節(jié)點生產。這樣要做到不同芯片
  • 關鍵字： Chiplet  小芯片  

中國Chiplet的機遇與挑戰(zhàn)及芯片接口IP市場展望

  • 在探討Chiplet(小芯片)之前，摩爾定律是繞不開的話題。戈登·摩爾先生在1965 年提出了摩爾定律：每年單位面積內的晶體管數量會增加一倍，性能也會提升一倍。這意味著，在相同價格的基礎上，能獲得的晶體管數量翻倍。不過，摩爾先生在十年后的1975年，把定律的周期修正為24個月。至此，摩爾定律已經影響半導體行業(yè)有半個世紀。隨著集成電路技術的不斷演進，半導體行業(yè)發(fā)現摩爾定律在逐漸失效。上圖右上部分是英特爾x86 CPU 1970-2025年的演化歷史，可看出每顆芯片的晶體管數量持續(xù)增加(右上深藍色線條)，但時
  • 關鍵字： Chiplet  芯片接口IP  摩爾定律失效  

Chiplet：后摩爾時代關鍵芯片技術，先進封裝市場10年10倍

  • 大家好，我是小胡。在前面的內容我們講國內六大CPU廠商的時候，發(fā)現了一個問題，就是國產CPU后續(xù)工藝迭代的問題。除了華為鯤鵬以外，其余五大CPU廠商目前主力芯片的制程工藝都在10nm以上，而六大廠商當中有四家被列入實體清單，鯤鵬920雖然是7nm工藝，但這兩年一直依靠庫存支撐，芯片供應鏈問題一直是國產CPU無法回避的問題。22年8月份之后，Chiplet技術，也就是芯粒技術在A股市場中熱度升高，我在看券商研報的時候發(fā)現，“超越摩爾定律”、“性能升級”、“彎道超車”、“產業(yè)突破”成為了研報當中的關鍵詞。今天
  • 關鍵字： Chiplet  摩爾定律  

中國推出本土小芯片接口以實現自力更生

  • Chiplet 作為目前受到廣泛關注的新技術，給全球和中國的半導體市場帶來了變革與機遇。
  • 關鍵字： Chiplet  

圍繞小芯片形成的小型聯(lián)盟

  • 商業(yè)小芯片市場崛起還遠，但公司正在通過更有限的合作伙伴關系早日起步。
  • 關鍵字： chiplet  

北極雄芯發(fā)布首款基于 Chiplet 架構的“啟明 930”芯片，采用 RISC-V CPU 核心

  • IT之家 2 月 20 日消息，據北極雄芯信息科技有限公司消息，近日，北極雄芯分別在西安秦創(chuàng)原人工智能前沿科技成果發(fā)布會及北京韋豪創(chuàng)芯孵化器啟用儀式上同步發(fā)布了首個基于 Chiplet 架構的“啟明 930”芯片。▲ 圖源北極雄芯，下同據介紹，該芯片中央控制芯粒采用 RISC-V CPU 核心，同時可通過高速接口搭載多個功能型芯粒，基于全國產基板材料以及 2.5D 封裝，做到算力可拓展，可用于 AI 推理、隱私計算、工業(yè)智能等不同場景，目前已與多家 AI 下游場景合作伙伴進行測試。IT
  • 關鍵字： Chiplet  啟明 930  

奎芯科技獲超億元A輪融資，聚焦接口IP和Chiplet自主研發(fā)

  • 上?？炯呻娐吩O計有限公司（以下簡稱"奎芯科技"）近日完成超億元A輪融資，本輪融資由達泰資本、國芯科技、海松資本和鑄美投資等共同參與。此前奎芯科技曾在2021年底獲得超億元的Pre-A輪融資?？究萍紝Ｗ⒂贗P和Chiplet產品，本輪融資將用于加大接口IP和Chiplet的自主研發(fā)投入，及布局優(yōu)質的海內外團隊?？究萍忌虾？偛课幕瘔Ω鶕蘒Pnest數據，預計2022年-2026年全球高速接口IP的市場規(guī)模年復合增長率為27%，對于IP的需求非常強勁。且中國市場IP授權的國產化率只有
  • 關鍵字： 奎芯科技  接口IP  Chiplet  
共190條 4/13 |‹ « 2 3 4 5 6 7 8 9 10 11 » ›|

chiplet phy designer介紹

您好，目前還沒有人創(chuàng)建詞條chiplet phy designer!
歡迎您創(chuàng)建該詞條，闡述對chiplet phy designer的理解，并與今后在此搜索chiplet phy designer的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網安備11010802012473