arm+fpga 文章最新資訊

零基礎(chǔ)學(xué)FPGA（八）手把手解析時(shí)序邏輯乘法器代碼

　　上次看了一下關(guān)于乘法器的Verilog代碼，有幾個(gè)地方一直很迷惑，相信很多初學(xué)者看這段代碼一定跟我當(dāng)初一樣，看得一頭霧水，在網(wǎng)上也有一些網(wǎng)友提問(wèn)，說(shuō)這段代碼不好理解，今天小墨同學(xué)就和大家一起來(lái)看一下這段代碼，我會(huì)親自在草稿紙上演算，盡量把過(guò)程寫(xiě)的詳細(xì)些，讓更多的人了解乘法器的設(shè)計(jì)思路。　　下面是一段16位乘法器的代碼，大家可以先瀏覽一下，之后我再做詳細(xì)解釋　　module mux16( 　　clk,rst_n, 　　start,ain,bin,yout,done 　　); 　　inpu
關(guān)鍵字： FPGA Verilog 時(shí)序邏輯

20個(gè)Nios Ⅱ的經(jīng)典設(shè)計(jì)，提供軟硬件架構(gòu)、流程、算法

　　Nios Ⅱ嵌入式處理器是ALTERA公司推出的采用哈佛結(jié)構(gòu)、具有32位指令集的第二代片上可編程的軟核處理器, 其最大優(yōu)勢(shì)和特點(diǎn)是模塊化的硬件結(jié)構(gòu), 以及由此帶來(lái)的靈活性和可裁減性。本文基于Nios Ⅱ介紹20款經(jīng)典設(shè)計(jì)方案，供大家參考。　　基于NiosⅡ的U盤(pán)安全控制器設(shè)計(jì) 　　本文針對(duì)U盤(pán)的安全隱患，分析目前較為常見(jiàn)的解決方法，利用SoPC技術(shù)，設(shè)計(jì)實(shí)現(xiàn)了一款基于NiosⅡ處理器的U盤(pán)安全控制器。該控制器位于PC機(jī)和U盤(pán)之間，通過(guò)對(duì)U盤(pán)進(jìn)行扇區(qū)級(jí)的加解密操作，將普通U盤(pán)升級(jí)為安全U盤(pán)，保證U
關(guān)鍵字： ALTERA FPGA SoPC

基于NiosⅡ的直流電機(jī)PID調(diào)速控制系統(tǒng)設(shè)計(jì)與應(yīng)用方案

　　引言　　以往的直流電機(jī)調(diào)速系統(tǒng)通常采用單片機(jī)或DSP進(jìn)行控制，而單片機(jī)需要使用大量的外圍電路，且系統(tǒng)的可升級(jí)性差，如更換控制器，往往要對(duì)整個(gè)軟硬件進(jìn)行重新設(shè)計(jì)，可重用性不高。而采用DSP作為主要控制器，如果碰到處理多任務(wù)系統(tǒng)時(shí)，一片DSP不能勝任，這時(shí)就需要再擴(kuò)展一片DSP或者FPGA芯片來(lái)輔助控制，從而實(shí)行雙芯片控制模式。但這樣做，既增加了兩個(gè)處理器之間同步和通信的負(fù)擔(dān)，又使系統(tǒng)實(shí)時(shí)性變壞，延長(zhǎng)系統(tǒng)開(kāi)發(fā)時(shí)間。基于以上此類(lèi)問(wèn)題，本文提出了采用Altera公司推出的NiosⅡ軟核來(lái)控制直流電機(jī)調(diào)速系
關(guān)鍵字： PID NiosⅡ FPGA

基于NiosⅡ處理器的多功能計(jì)數(shù)器系統(tǒng)設(shè)計(jì)

　　系統(tǒng)以FPGA為核心,通過(guò)對(duì)正弦信號(hào)進(jìn)行濾波、放大整形后得到標(biāo)準(zhǔn)的方波,由FPGA對(duì)其頻率、周期及相位差進(jìn)行測(cè)量。頻率、周期測(cè)量采用等精度測(cè)量法,其具有精度高的特點(diǎn);相位差測(cè)量采用鑒相器分辨出相位差后測(cè)量其高電平所占比例測(cè)量。摒棄傳統(tǒng)的FPGA+單片機(jī)方案,利用SOPC Builder在FPGA上構(gòu)建Nios Ⅱ處理器對(duì)測(cè)量的數(shù)據(jù)進(jìn)行數(shù)據(jù)處理及顯示,實(shí)現(xiàn)了頻率、周期、相位差測(cè)量的片上系統(tǒng)(SOPC),提高了系統(tǒng)的穩(wěn)定性、降低了布線難度。　　基于Nios_處理器的多功能計(jì)數(shù)器系統(tǒng)設(shè)計(jì).pdf
關(guān)鍵字： NiosⅡ 多功能計(jì)數(shù)器 FPGA

基于NiosⅡ的1553B總線通訊模塊設(shè)計(jì)與開(kāi)發(fā)

　　自2005年9月LXI總線推出以來(lái)，已經(jīng)顯示出其組建測(cè)試系統(tǒng)的眾多優(yōu)點(diǎn)?；贚XI總線組建測(cè)試系統(tǒng)具有易于使用、靈活性高、模塊化和可擴(kuò)縮性、實(shí)現(xiàn)更快的系統(tǒng)吞吐率、可分布式應(yīng)用、長(zhǎng)壽命、低成本、通過(guò)IEEE1588時(shí)鐘同步、機(jī)架空間小、合成儀器等諸多優(yōu)點(diǎn)。　　1553B總線的全名為“時(shí)分制指令/響應(yīng)式多路傳輸數(shù)據(jù)總線”，國(guó)內(nèi)多型戰(zhàn)斗機(jī)、軍艦等武器平臺(tái)都采用其作為傳輸總線。因此研制基于LXI總線的1553B通訊模塊，不僅能滿足多型武器裝備對(duì)1553B總線的測(cè)試需求，也對(duì)LXI總
關(guān)鍵字： NiosⅡ 1553B FPGA

解讀x86、ARM和MIPS三種主流芯片架構(gòu)

　　指令集可分為復(fù)雜指令集(CISC)和精簡(jiǎn)指令集(RISC)兩部分，代表架構(gòu)分別是x86、ARM和MIPS。　　ARMRISC是為了提高處理器運(yùn)行速度而設(shè)計(jì)的芯片體系，它的關(guān)鍵技術(shù)在于流水線操作即在一個(gè)時(shí)鐘周期里完成多條指令。相較復(fù)雜指令集CISC而言，以RISC為架構(gòu)體系的ARM指令集的指令格式統(tǒng)一、種類(lèi)少、尋址方式少，簡(jiǎn)單的指令意味著相應(yīng)硬件線路可以盡量做到最佳化，從而提高執(zhí)行速率。因?yàn)橹噶罴木?jiǎn)，所以許多工作必須組合簡(jiǎn)單的指令，而針對(duì)復(fù)雜組合的工作便需要由編譯程序來(lái)執(zhí)行。而CISC體系的x8
關(guān)鍵字： x86 ARM MIPS

ARM：移動(dòng)設(shè)備驅(qū)使物聯(lián)網(wǎng)大幅成長(zhǎng)

　　在此次CES 2015期間，筆者與ARM行動(dòng)解決方案部門(mén)總監(jiān)James Bruce進(jìn)行簡(jiǎn)單訪談。其中，James Bruce認(rèn)為行動(dòng)裝置依然有相當(dāng)成長(zhǎng)動(dòng)能，雖然不若幾年前主要在效能、機(jī)身厚度設(shè)計(jì)的改變讓使用者明顯感受，但行動(dòng)裝置驅(qū)使人們改變生活型態(tài)的力道依然強(qiáng)勁，同時(shí)也認(rèn)為物聯(lián)網(wǎng)將會(huì)是下一個(gè)藍(lán)海，而智慧穿戴裝置則會(huì)是相當(dāng)有趣的發(fā)展。　　根據(jù)ARM行動(dòng)解決方案部門(mén)總監(jiān)James Bruce表示，行動(dòng)處理器至今已經(jīng)約有40倍演進(jìn)成長(zhǎng)，同時(shí)進(jìn)一步驅(qū)使處理效能、繪圖表現(xiàn)增進(jìn)，同時(shí)也因?yàn)橹瞥痰燃夹g(shù)演進(jìn)，也讓
關(guān)鍵字： ARM 物聯(lián)網(wǎng)

京微雅格FPGA的仿真方法

　　京微雅格是世界上除美國(guó)硅谷以外唯一自主研發(fā)并成功量產(chǎn)現(xiàn)場(chǎng)可編程邏輯(FPGA)芯片的公司，目前擁有數(shù)百項(xiàng)技術(shù)專(zhuān)利和近百款產(chǎn)品。目前，已經(jīng)有越來(lái)越多的用戶都開(kāi)始使用國(guó)產(chǎn)FPGA來(lái)做自己的設(shè)計(jì)，然而在FPGA的開(kāi)發(fā)過(guò)程中，免不了要對(duì)設(shè)計(jì)進(jìn)行仿真。京微雅格的FPGA是支持在modelsim中進(jìn)行仿真的。　　京微雅格的FPGA需要在Primace軟件中進(jìn)行開(kāi)發(fā)，為了便于客戶進(jìn)行仿真設(shè)計(jì)，在Primace5.0及以上版本都支持在工程中直接調(diào)用仿真工具M(jìn)odelsim。同時(shí)，也支持在modelsim中直接進(jìn)行
關(guān)鍵字：京微雅格 FPGA 仿真

ARM：移動(dòng)設(shè)備驅(qū)使物聯(lián)網(wǎng)大幅成長(zhǎng)

　　行動(dòng)裝置本身成長(zhǎng)相當(dāng)迅速，并且在短時(shí)間內(nèi)讓所有的人離不開(kāi)智慧型手機(jī)、平板等裝置，因此，行動(dòng)裝置仍持續(xù)帶動(dòng)市場(chǎng)成長(zhǎng)，雖然不像過(guò)往在數(shù)量上有明顯數(shù)字成長(zhǎng)，卻是以潛移默化的形態(tài)改變?nèi)藗儭?/li>
關(guān)鍵字： CES ARM 物聯(lián)網(wǎng)

利用Spartan-3 FPGA實(shí)現(xiàn)高性能DSP功能

　　Spartan-3 FPGA能以突破性的價(jià)位點(diǎn)實(shí)現(xiàn)嵌入式DSP功能。本文闡述了Spartan-3 FPGA針對(duì)DSP而優(yōu)化的特性，并通過(guò)實(shí)現(xiàn)示例分析了它們?cè)谛阅芎统杀旧系膬?yōu)勢(shì)。　　所有低成本的FPGA都以頗具吸引力的價(jià)格提供基本的邏輯性能，并能滿足廣泛的多用途設(shè)計(jì)需求。然而，當(dāng)考慮在FPGA構(gòu)造中嵌入DSP功能時(shí)，必須選擇高端FPGA以獲得諸如嵌入式乘法器和分布式存儲(chǔ)器等平臺(tái)特性。　　Spartan-3 FPGA的面世改變了嵌入式DSP的應(yīng)用前景。雖然Spartan-3系列器件的價(jià)位可能較低，
關(guān)鍵字：賽靈思 FPGA Spartan-3

意法半導(dǎo)體(ST)與米蘭理工大學(xué)通過(guò)PFGA合作開(kāi)發(fā)FASTER 3D圖形應(yīng)用系統(tǒng)

　　橫跨多重電子應(yīng)用領(lǐng)域、全球領(lǐng)先的半導(dǎo)體供應(yīng)商意法半導(dǎo)體(STMicroelectronics，簡(jiǎn)稱(chēng)ST)宣布對(duì)基于射線跟蹤 (ray-tracing) 技術(shù)的實(shí)驗(yàn)性3D圖形應(yīng)用系統(tǒng)進(jìn)行測(cè)試驗(yàn)證。該解決方案采用一顆與現(xiàn)場(chǎng)可編程門(mén)陣列 (FPGA, Field-Programmable Gate Array) 相連、基于ARM®處理器的測(cè)試芯片。FASTER 研發(fā)項(xiàng)目以“簡(jiǎn)化分析合成技術(shù)，實(shí)現(xiàn)有效配置”為目標(biāo)，是意法半導(dǎo)體與米蘭理工大學(xué) (Politecnico di Mi
關(guān)鍵字：意法半導(dǎo)體 FPGA GPU

谷歌成為Intel新年強(qiáng)“芯”針

　　Google Glass采用Intel芯片對(duì)雙方都有積極意義，Google Glass希望進(jìn)入生產(chǎn)力工具這個(gè)廣闊的市場(chǎng)，采用Intel芯片將能更好地與企業(yè)系統(tǒng)相融合，而這也將為Intel洗刷去功耗高的印痕，打破ARM一統(tǒng)移動(dòng)市場(chǎng)。
關(guān)鍵字：谷歌 ARM Intel

基于Kinetis微控制器的三相電表設(shè)計(jì)

　　1 概述　　目前，高效能源管理和輸配電方面存在各種挑戰(zhàn)，而嵌入式控制和集成連接功能將成為未來(lái)智能電網(wǎng)成功的關(guān)鍵，而智能三相電表是智能電網(wǎng)的終端環(huán)節(jié)和最重要的基本構(gòu)建。　　飛思卡爾三相電表方案按照中國(guó)電網(wǎng)標(biāo)準(zhǔn)GB/T 17215.322-2008/ IEC 62053-22:2003設(shè)計(jì)。方案采用飛思卡爾最新的基于ARM Cortex-M0+ 內(nèi)核44引腳的Kinetis M系列，KM14作為計(jì)量芯片，其基于ARM Cortex-M0+ 內(nèi)核100引腳的Kinetis L系列，KL36作為系統(tǒng)芯
關(guān)鍵字：飛思卡爾 ARM MCU 嵌入式 KM14 201501

【從零開(kāi)始走進(jìn)FPGA】創(chuàng)造平臺(tái)——Quartus II 11.0 套件安裝指南

　　一、Altera Quartus II 11.0套件介紹　　所謂巧婦難為無(wú)米之炊，再?gòu)?qiáng)的軟硬件功底，再多的思維創(chuàng)造力，沒(méi)有軟件的平臺(tái)，也只是徒勞。因此，一切創(chuàng)造的平臺(tái)——Quartus II 軟件安裝，由零開(kāi)啟的世界，便從此開(kāi)始。　　自從Bingo 2009年開(kāi)始接觸FPGA，Quartus II 版本的軟件從n年前的5.1版本到今天的最新發(fā)布的11.0，都使用過(guò);當(dāng)然對(duì)于軟件核心構(gòu)架而言，萬(wàn)變不離其宗。雖然多多少少有點(diǎn)bug，但這10多個(gè)版本發(fā)展到了現(xiàn)在，能看到Alt
關(guān)鍵字： FPGA Quartus II

零基礎(chǔ)學(xué)FPGA（七）淺談狀態(tài)機(jī)

　　今天我們來(lái)寫(xiě)狀態(tài)機(jī)。　　關(guān)于狀態(tài)機(jī)呢，想必大家應(yīng)該都接觸過(guò)，通俗的講就是數(shù)電里我們學(xué)的狀態(tài)轉(zhuǎn)換圖。狀態(tài)機(jī)分為兩中類(lèi)型，一種叫Mealy型，一種叫Moore型。前者就是說(shuō)時(shí)序邏輯的輸出不僅取決于當(dāng)前的狀態(tài)，還取決于輸入，而后者就是時(shí)序邏輯的輸出僅僅取決于當(dāng)前的狀態(tài)。下面兩個(gè)圖分別表示兩種不同的狀態(tài)機(jī)。　　 ? 　　 ? 　　下面我們就通過(guò)代碼來(lái)寫(xiě)一下?tīng)顟B(tài)機(jī)，以下面的狀態(tài)轉(zhuǎn)換圖為例　　 ? 　　首先，是一種典型的狀態(tài)機(jī)寫(xiě)法，這種寫(xiě)法我們稱(chēng)為
關(guān)鍵字： FPGA 狀態(tài)機(jī) Mealy Moore