arm+fpga 文章最新資訊

Wintel聯(lián)盟攜平板卷土重來？

自上個(gè)世紀(jì)80年代起，微軟和英特爾為推動(dòng)PC產(chǎn)業(yè)的發(fā)展，組成了所謂的Wintel聯(lián)盟，即兩家公司在PC產(chǎn)業(yè)內(nèi)密切合作，以推動(dòng)Windows操作系統(tǒng)在基于英特爾CPU的PC機(jī)上運(yùn)行，掌握著計(jì)算機(jī)行業(yè)的大權(quán)。然而近年來，隨著移動(dòng)互聯(lián)網(wǎng)的發(fā)展，Wintel聯(lián)盟逐漸成為過去式。但去年下半年，Windows平板在國內(nèi)的銷量出現(xiàn)幾何級(jí)成長，微軟和英特爾同時(shí)發(fā)力，Wintel聯(lián)盟大有卷土重來之勢。
關(guān)鍵字： Wintel ARM 微軟

FPGA時(shí)序約束的6種方法

　　對(duì)自己的設(shè)計(jì)的實(shí)現(xiàn)方式越了解，對(duì)自己的設(shè)計(jì)的時(shí)序要求越了解，對(duì)目標(biāo)器件的資源分布和結(jié)構(gòu)越了解，對(duì)EDA工具執(zhí)行約束的效果越了解，那么對(duì)設(shè)計(jì)的時(shí)序約束目標(biāo)就會(huì)越清晰，相應(yīng)地，設(shè)計(jì)的時(shí)序收斂過程就會(huì)更可控。　　下文總結(jié)了幾種進(jìn)行時(shí)序約束的方法。按照從易到難的順序排列如下：　　0.核心頻率約束　　這是最基本的，所以標(biāo)號(hào)為0. 　　1.核心頻率約束+時(shí)序例外約束　　時(shí)序例外約束包括FalsePath、MulticyclePath、MaxDelay、MinDelay.但這還不是最完整的時(shí)序約束
關(guān)鍵字： FPGA 時(shí)序約束

從硬件角度討論FPGA開發(fā)框架

　　FPGA采用了邏輯單元陣列概念，內(nèi)部包括可配置邏輯模塊、輸出輸入模塊和內(nèi)部連線三個(gè)部分。每一塊FPGA芯片都是由有限多個(gè)帶有可編程連接的預(yù)定義源組成來實(shí)現(xiàn)一種可重構(gòu)數(shù)字電路。　　長久以來新型FPGA的功能和性能已經(jīng)為它們贏得系統(tǒng)中的核心位置，成為許多產(chǎn)品的主要數(shù)據(jù)處理引擎。　　鑒于FPGA在如此多應(yīng)用中的重要地位，采取正式且注重方法的開發(fā)流程來處理FPGA設(shè)計(jì)比以往更加重要。該流程旨在避免開發(fā)周期后期因發(fā)現(xiàn)設(shè)計(jì)缺陷而不得不進(jìn)行費(fèi)時(shí)費(fèi)錢的設(shè)計(jì)修改，而且該缺陷還可能對(duì)項(xiàng)目進(jìn)度計(jì)劃、成本和質(zhì)量造成災(zāi)
關(guān)鍵字： FPGA

【從零開始走進(jìn)FPGA】美好開始——我流啊流啊流

　　按照基于Windows的語言(C、C++、C#)等編程語言的初學(xué)入門教程，第一個(gè)歷程應(yīng)該是“Hello World!”的例程。但由于硬件上的驅(qū)動(dòng)難易程度，此例程將在在后續(xù)章程中推出。硬件工程師學(xué)習(xí)開發(fā)板的第一個(gè)例程：流水燈，一切美好的開始。　　本章將會(huì)在設(shè)計(jì)代碼的同時(shí)，講解Quartus II 軟件的使用，后續(xù)章節(jié)中只講軟件的思想，以及解決方案，不再做過多的累贅描述。　　一、Step By Step 建立第一個(gè)工程　　(1)建立第一個(gè)工程，F(xiàn)ile-New-New
關(guān)鍵字： FPGA Quartus II

基于FPGA的跨時(shí)鐘域信號(hào)處理——MCU

　　說到異步時(shí)鐘域的信號(hào)處理，想必是一個(gè)FPGA設(shè)計(jì)中很關(guān)鍵的技術(shù)，也是令很多工程師對(duì)FPGA望而卻步的原因。但是異步信號(hào)的處理真的有那么神秘嗎?那么就讓特權(quán)同學(xué)和你一起慢慢解開這些所謂的難點(diǎn)問題，不過請(qǐng)注意，今后的這些關(guān)于異步信號(hào)處理的文章里將會(huì)重點(diǎn)從工程實(shí)踐的角度出發(fā)，以一些特權(quán)同學(xué)遇到過的典型案例的設(shè)計(jì)為依托，從代碼的角度來剖析一些特權(quán)同學(xué)認(rèn)為經(jīng)典的跨時(shí)鐘域信號(hào)處理的方式。這些文章都是即興而寫，可能不會(huì)做太多的分類或者歸納，也有一些特例，希望網(wǎng)友自己把握。　　另外，關(guān)于異步時(shí)鐘域的話題，推薦大家
關(guān)鍵字： FPGA MCU

跨越鴻溝：同步世界中的異步信號(hào)

　　只有最初級(jí)的邏輯電路才使用單一的時(shí)鐘。大多數(shù)與數(shù)據(jù)傳輸相關(guān)的應(yīng)用都有與生俱來的挑戰(zhàn)，即跨越多個(gè)時(shí)鐘域的數(shù)據(jù)移動(dòng)，例如磁盤控制器、CDROM/DVD 控制器、調(diào)制解調(diào)器、網(wǎng)卡以及網(wǎng)絡(luò)處理器等。當(dāng)信號(hào)從一個(gè)時(shí)鐘域傳送到另一個(gè)時(shí)鐘域時(shí)，出現(xiàn)在新時(shí)鐘域的信號(hào)是異步信號(hào)。　　在現(xiàn)代 IC、ASIC 以及 FPGA 設(shè)計(jì)中，許多軟件程序可以幫助工程師建立幾百萬門的電路，但這些程序都無法解決信號(hào)同步問題。設(shè)計(jì)者需要了解可靠的設(shè)計(jì)技巧，以減少電路在跨時(shí)鐘域通信時(shí)的故障風(fēng)險(xiǎn)。　　基礎(chǔ) 　　從事多時(shí)鐘設(shè)計(jì)的第一
關(guān)鍵字： FPGA 異步信號(hào) FIFO

零基礎(chǔ)學(xué)FPGA（十）初入江湖之i2c通信

　　相信學(xué)過單片機(jī)的同學(xué)對(duì)I2C總線都不陌生吧，今天我們來學(xué)習(xí)怎么用verilog語言來實(shí)現(xiàn)它，并在FPGA學(xué)習(xí)版上顯示。　　i2c總線在近年來微電子通信控制領(lǐng)域廣泛采用的一種新型的總線標(biāo)準(zhǔn)，他是同步通信的一種特殊方式，具有接口少，控制簡單，器件封裝形式小，通信速率高等優(yōu)點(diǎn)。在主從通信中，可以有多個(gè)i2c總線器件同時(shí)接到i2c總線上，所有與i2c兼容的器件都有標(biāo)準(zhǔn)的接口，通過地址來識(shí)別通信對(duì)象，使他們可以經(jīng)由i2c總線互相直接通信。　　i2c總線由兩條線控制，一條時(shí)鐘線SCL，一條數(shù)據(jù)線SDA，這
關(guān)鍵字： FPGA i2c verilog

Xilinx宣布400萬邏輯單元元件出貨

　　美商賽靈思(Xilinx)宣布400萬邏輯單元元件出貨，可提供等同于5,000萬以上ASIC邏輯閘，元件容量更比競爭產(chǎn)品高出4倍。首批出貨的Virtex UltraScale VU440 FPGA是新一代ASIC及復(fù)雜的SOC原型設(shè)計(jì)與模擬仿真的好選擇。除了具備等同于5,000萬的ASIC邏輯閘及高I/O腳數(shù)，Virtex UltraScale VU440 FPGA更運(yùn)用了UltraScale架構(gòu)的類ASIC時(shí)脈、新一代布線技術(shù)及各種邏輯模塊強(qiáng)化功能，提供元件使用率，適用于ASIC原型設(shè)計(jì)和大型模擬仿
關(guān)鍵字： Xilinx ARM VU440

ARM：64位架構(gòu)市場來臨 LTE手機(jī)更便宜

　　在2013年分別由蘋果在iPhne 5s首度搭載64位元架構(gòu)設(shè)計(jì)的A7處理器，同時(shí)Qualcomm也在同年宣布推出旗下首款64位元架構(gòu)設(shè)計(jì)處理器Snapdragon 410之后，目前已經(jīng)有越來越多款中階價(jià)位手機(jī)已經(jīng)導(dǎo)入64位元架構(gòu)，而以處理器架構(gòu)設(shè)計(jì)授權(quán)為主的ARM，稍早也預(yù)測2015年將有過半智慧型手機(jī)都將采用64位元架構(gòu)設(shè)計(jì)，同時(shí)額外支援LTE通訊機(jī)能的機(jī)種售價(jià)也將低于70美元。　　　　在先前訪談中，ARM方面便認(rèn)為基于更多記憶體定址能力、更高處理效率與效能表現(xiàn)等因素，
關(guān)鍵字： ARM 64位 LTE

e絡(luò)盟推出Atmel SAMA5D4 Xplained評(píng)估板

　　e絡(luò)盟日前宣布供應(yīng)基于ARM Cortex-A5微處理器的Atmel Xplained SAMA5D4-XULT評(píng)估板，其提供的開發(fā)套件有利于用戶開發(fā)出高性能特定應(yīng)用并進(jìn)行原型設(shè)計(jì)與評(píng)估。　　SAMA5D4-XULT開發(fā)套件包含一個(gè)4Gb DDR2外部存儲(chǔ)器、一個(gè)以太網(wǎng)物理層收發(fā)器、2個(gè)SD/MMC接口、2個(gè)主USB端口及1個(gè)設(shè)備USB端口、1個(gè)24位RGB LCD接口、1個(gè)HDMI接口以及多個(gè)調(diào)試接口。　　SAMA5D4-XULT開發(fā)套件具備的豐富外設(shè)可為大量用戶接口應(yīng)用提供理想選擇。其中，
關(guān)鍵字： e絡(luò)盟 ARM Cortex-A5

智能醫(yī)療成風(fēng)口 IC設(shè)計(jì)企業(yè)如何站位？

　　市場研究機(jī)構(gòu)ICInsights最新報(bào)告稱，中國IC設(shè)計(jì)企業(yè)在2014年全球前五十無晶圓廠IC供應(yīng)商排行榜上占據(jù)9個(gè)席位。這9家廠商包括海思、展訊、大唐微、南瑞智芯、華大、中興、瑞芯微、銳迪科、全志。而2009年只有1家企業(yè)入圍，這表明中國無晶圓廠IC產(chǎn)業(yè)確實(shí)成長顯著。　　然而，上述9家入圍企業(yè)中，有5家都聚焦于目前最熱門的智能手機(jī)市場。當(dāng)然，這些年智能手機(jī)終端產(chǎn)業(yè)確實(shí)增長迅速，也為中國IC設(shè)計(jì)提供了發(fā)展空間和機(jī)遇。但我國擁有的是全球最大的信息消費(fèi)市場，每年進(jìn)口集成電路產(chǎn)品超過2000億美元，對(duì)I
關(guān)鍵字：海思展訊 FPGA

意法半導(dǎo)體(ST)推出新款 BlueNRG-MS Bluetooth? 4.1 網(wǎng)絡(luò)處理器，加快超低功耗應(yīng)用的創(chuàng)新

　　意法半導(dǎo)體 (STMicroelectronics，簡稱ST) 發(fā)布其獲獎(jiǎng)產(chǎn)品 BlueNRG Bluetooth® SMART[1] 網(wǎng)絡(luò)處理器的最新款產(chǎn)品。新處理器可支持最新的藍(lán)牙 4.1 規(guī)范，并為延長電池供電產(chǎn)品的續(xù)航時(shí)間，引入了 1.7V 電壓工作模式。　　新的BlueNRG-MS 網(wǎng)絡(luò)處理器集成功能完整的 Bluetooth PHY 和 2.4 GHz 射頻電路、以及符合藍(lán)牙 4.1 協(xié)議棧的 ARM® Cortex®-M0 微控制器和 AES-128 加密演算
關(guān)鍵字：意法半導(dǎo)體 Bluetooth ARM

Ambiq Micro的Apollo微控制器降低功耗達(dá)10倍重新定義“低功率”

　　超低功耗集成電路領(lǐng)導(dǎo)廠商Ambiq Miacro公司發(fā)布4款A(yù)pollo系列32位ARM? Cortex-M4F微控制器(MCU)產(chǎn)品，在真實(shí)世界應(yīng)用中，其功耗通常比性能相近的其它MCU產(chǎn)品降低5至10倍，使得可穿戴電子產(chǎn)品和其它電池供電應(yīng)用的電池壽命大大延長。Ambiq使用專利亞閾值功率優(yōu)化技術(shù)(Subthreshold Power Optimized Technology, SPOT)平臺(tái)來實(shí)現(xiàn)驚人的功耗降低。　　原本設(shè)計(jì)為使用電池能運(yùn)作數(shù)天或數(shù)周的可穿戴設(shè)備，可經(jīng)過設(shè)計(jì)或重新設(shè)計(jì)運(yùn)作
關(guān)鍵字： Ambiq ARM MCU

FPGA時(shí)序約束的6種方法

　　對(duì)自己的設(shè)計(jì)的實(shí)現(xiàn)方式越了解，對(duì)自己的設(shè)計(jì)的時(shí)序要求越了解，對(duì)目標(biāo)器件的資源分布和結(jié)構(gòu)越了解，對(duì)EDA工具執(zhí)行約束的效果越了解，那么對(duì)設(shè)計(jì)的時(shí)序約束目標(biāo)就會(huì)越清晰，相應(yīng)地，設(shè)計(jì)的時(shí)序收斂過程就會(huì)更可控。　　下文總結(jié)了幾種進(jìn)行時(shí)序約束的方法。按照從易到難的順序排列如下：　　0.核心頻率約束　　這是最基本的，所以標(biāo)號(hào)為0. 　　1.核心頻率約束+時(shí)序例外約束　　時(shí)序例外約束包括FalsePath、MulticyclePath、MaxDelay、MinDelay.但這還不是最完整的時(shí)序約束
關(guān)鍵字： FPGA 時(shí)序約束

零基礎(chǔ)學(xué)FPGA（九）牛刀小試——串行口通信電路設(shè)計(jì)

　　以前在學(xué)單片機(jī)的時(shí)候，覺得串口通信其實(shí)很簡單，只要一個(gè)指令數(shù)據(jù)就能輕易的接收或者發(fā)送。前幾天試著用FPGA實(shí)現(xiàn)，發(fā)現(xiàn)里面的學(xué)問還不少，并沒有想象的那么簡單。當(dāng)然代碼肯定是參考別人的，不過我還是認(rèn)真研究了整段代碼的，下面的程序就是我在看懂了別人代碼后自己敲的，花了也不少時(shí)間，理解的也差不多，下面我就在這里給那些和我一樣的初學(xué)者介紹一下吧，解釋的不對(duì)的地方還望各位大神指正，大家好一起學(xué)習(xí)~ 　　1、頂層模塊　　寫程序都一樣，不能多有的程序都寫在一個(gè)模塊里，那樣看起來很麻煩，出了錯(cuò)誤也不好維護(hù)，對(duì)于一
關(guān)鍵字： FPGA 狀態(tài)機(jī)