npu ip 文章最新資訊

燦芯半導(dǎo)體推出PCIe 4.0 PHY IP

一站式定制芯片及IP供應(yīng)商——燦芯半導(dǎo)體（上海）股份有限公司（燦芯股份，688691）宣布推出基于28HKC+ 0.9V/1.8V平臺(tái)的PCIe 4.0 PHY IP。該P(yáng)HY IP符合PCIe 4.0規(guī)范的要求，支持PIPE 4.4.1/5.2接口及2.5Gbps至16Gbps的數(shù)據(jù)傳輸速率，全面覆蓋PCIe Gen4.0/3.0/2.0/1.0標(biāo)準(zhǔn)，并兼容Rapid IO、JESD204B/C、USB3.2/3.1/3.0、10GBASE-R/KR等其他協(xié)議。憑借其優(yōu)越的
關(guān)鍵字：燦芯 PCIe 4.0 PHY IP

Ceva無(wú)線連接IP市場(chǎng)份額達(dá)68%，穩(wěn)居行業(yè)首位

據(jù)IPnest最新發(fā)布的2025年設(shè)計(jì)IP報(bào)告顯示，Ceva公司在無(wú)線連接IP領(lǐng)域繼續(xù)保持領(lǐng)先地位，市場(chǎng)份額在2024年增長(zhǎng)至68%。這一數(shù)字是其最接近競(jìng)爭(zhēng)對(duì)手的10倍以上，進(jìn)一步鞏固了其在智能邊緣設(shè)備聯(lián)機(jī)功能中的核心地位。Ceva（納斯達(dá)克股票代碼：CEVA）作為全球領(lǐng)先的智能邊緣領(lǐng)域半導(dǎo)體產(chǎn)品和軟件IP授權(quán)許可廠商，其技術(shù)覆蓋藍(lán)牙、Wi-Fi、UWB、802.15.4及蜂窩物聯(lián)網(wǎng)IP解決方案。這些技術(shù)為下一代智能邊緣設(shè)備提供了重要支持，滿足了市場(chǎng)對(duì)高性能、低功耗解決方案的不斷增長(zhǎng)需求。Ceva首席運(yùn)營(yíng)
關(guān)鍵字： Ceva 無(wú)線連接 IP

Arteris將為AMD新一代AI芯粒設(shè)計(jì)提供FlexGen智能片上網(wǎng)絡(luò) (NoC) IP

在AI計(jì)算需求重塑半導(dǎo)體市場(chǎng)的背景下。致力于加速系統(tǒng)級(jí)芯片 (SoC) 開(kāi)發(fā)的領(lǐng)先系統(tǒng) IP 提供商 Arteris 公司近日宣布，高性能與自適應(yīng)計(jì)算領(lǐng)域的全球領(lǐng)導(dǎo)者 AMD（納斯達(dá)克股票代碼：AMD）已在其新一代AI 芯粒設(shè)計(jì)中采用FlexGen片上網(wǎng)絡(luò)互連IP。Arteris的這項(xiàng)智能NoC IP技術(shù)將為 AMD 芯粒提供高性能數(shù)據(jù)傳輸支持，賦能AMD從數(shù)據(jù)中心到邊緣及終端設(shè)備的廣泛產(chǎn)品組合中的AI應(yīng)用。Arteris FlexGen NoC IP與AMD Infinity Fabric?互連技術(shù)的戰(zhàn)
關(guān)鍵字： Arteris AMD AI芯粒片上網(wǎng)絡(luò) NoC IP

四大核心要素驅(qū)動(dòng)汽車智能化創(chuàng)新與相關(guān)芯片競(jìng)爭(zhēng)格局

智能汽車時(shí)代的加速到來(lái)，使車載智能系統(tǒng)面臨前所未有的算力需求。隨著越來(lái)越多車型引入電子電氣架構(gòu)轉(zhuǎn)向中心化、智能駕駛的多傳感器融合、智能座艙的多模態(tài)交互以及生成式AI驅(qū)動(dòng)的虛擬助手等創(chuàng)新技術(shù)，都要求車用主芯片能夠同時(shí)勝任圖形渲染、AI推理和安全計(jì)算等多重任務(wù)。當(dāng)下，功能安全、高效高靈活性的算力、產(chǎn)品生命周期，以及軟件生態(tài)兼容性這“四大核心要素”，已成為衡量智能汽車AI芯片創(chuàng)新力和市場(chǎng)競(jìng)爭(zhēng)力的核心標(biāo)準(zhǔn)。傳統(tǒng)汽車計(jì)算架構(gòu)中，往往采用CPU與GPU或/和NPU等計(jì)算單元組成異構(gòu)計(jì)算模式；隨著自動(dòng)駕駛算法從L1向L
關(guān)鍵字： 202507 汽車智能化 Imagination GPU IP

合見(jiàn)工軟發(fā)布先進(jìn)工藝多協(xié)議兼容、集成化傳輸接口SerDes IP解決方案

中國(guó)數(shù)字EDA/IP龍頭企業(yè)上海合見(jiàn)工業(yè)軟件集團(tuán)有限公司（簡(jiǎn)稱“合見(jiàn)工軟”）近日發(fā)布國(guó)產(chǎn)自主研發(fā)支持多協(xié)議的32G SerDes PHY 解決方案UniVista 32G Multi-Protocol SerDes IP (簡(jiǎn)稱UniVista 32G MPS IP)。該多協(xié)議PHY產(chǎn)品可支持PCIe5、USB4、以太網(wǎng)、SRIO、JESD204C等多種主流和專用協(xié)議，并支持多家先進(jìn)工藝，成功應(yīng)用在高性能計(jì)算、人工智能AI、數(shù)據(jù)中心等復(fù)雜網(wǎng)絡(luò)領(lǐng)域IC企業(yè)芯片中部署。隨著全球數(shù)據(jù)量呈指數(shù)級(jí)增長(zhǎng)，這場(chǎng)由數(shù)據(jù)驅(qū)
關(guān)鍵字：合見(jiàn)工軟 SerDes IP

并行計(jì)算的興起：為什么GPU將在邊緣AI領(lǐng)域超越NPU

人工智能（AI）不僅僅是一項(xiàng)技術(shù)突破，它還是軟件編寫(xiě)、理解和執(zhí)行方式的永久演變。建立在確定性邏輯和大部分順序處理之上的傳統(tǒng)軟件開(kāi)發(fā)正在讓位于一種新的范式：概率模型、訓(xùn)練有素的行為和數(shù)據(jù)驅(qū)動(dòng)的計(jì)算。這不是一個(gè)轉(zhuǎn)瞬即逝的趨勢(shì)。AI 代表了計(jì)算機(jī)科學(xué)的根本性和不可逆轉(zhuǎn)的轉(zhuǎn)變 — 從基于規(guī)則的編程到基于學(xué)習(xí)的自適應(yīng)系統(tǒng)，這些系統(tǒng)越來(lái)越多地集成到更廣泛的計(jì)算問(wèn)題和功能中。這種轉(zhuǎn)變需要對(duì)為其提供支持的硬件進(jìn)行相應(yīng)的更改。在 AI 架構(gòu)和算法不斷變化的世界中（現(xiàn)在和將來(lái)），為狹義定義的任務(wù)構(gòu)建高度專業(yè)化芯片的舊模型
關(guān)鍵字：并行計(jì)算 GPU 邊緣AI NPU

依利浦實(shí)驗(yàn)室AI平臺(tái)為Ceva NeuPro-Nano NPU優(yōu)化

目前已在超過(guò) 5 億臺(tái)設(shè)備中部署AI Virtual Smart Sensors?的全球人工智能軟件領(lǐng)導(dǎo)者依利浦實(shí)驗(yàn)室(Elliptic Labs) (OSE: ELABS)? 和幫助智能邊緣設(shè)備更可靠、更高效地連接、感知和推斷數(shù)據(jù)的全球領(lǐng)先半導(dǎo)體產(chǎn)品和軟件IP授權(quán)許可廠商Ceva公司近日宣布雙方將開(kāi)展合作，將依利浦實(shí)驗(yàn)室的AI Virtual Smart Sensor Platform?引入Ceva最先進(jìn)的NeuPro-Nano 神經(jīng)處理單元 (NPU)，從而在超低功耗邊緣設(shè)備上實(shí)現(xiàn)下一代情境
關(guān)鍵字：依利浦 Ceva NPU

邊緣AI廣泛應(yīng)用推動(dòng)并行計(jì)算崛起及創(chuàng)新GPU滲透率快速提升

人工智能（AI）在邊緣計(jì)算領(lǐng)域正經(jīng)歷著突飛猛進(jìn)的高速發(fā)展，根據(jù)IDC的最新數(shù)據(jù)，全球邊緣計(jì)算支出將從2024年的2280億美元快速增長(zhǎng)到2028年的3780億美元*。這種需求的增長(zhǎng)速度，以及在智能制造、智慧城市等數(shù)十個(gè)行業(yè)中越來(lái)越多的應(yīng)用場(chǎng)景中出現(xiàn)的滲透率快速提升，也為執(zhí)行計(jì)算任務(wù)的硬件設(shè)計(jì)以及面對(duì)多樣化場(chǎng)景的模型迭代的速度帶來(lái)了挑戰(zhàn)。AI不僅是一項(xiàng)技術(shù)突破，它更是軟件編寫(xiě)、理解和執(zhí)行方式的一次永久性變革。傳統(tǒng)的軟件開(kāi)發(fā)基于確定性邏輯和大多是順序執(zhí)行的流程，而如今這一范式正在讓位于概率模型、訓(xùn)練行為以及數(shù)
關(guān)鍵字：并行計(jì)算 GPU GPU IP

芯原超低能耗NPU可為移動(dòng)端大語(yǔ)言模型推理提供超40 TOPS算力

芯原股份（芯原）近日宣布其超低能耗且高性能的神經(jīng)網(wǎng)絡(luò)處理器（NPU）IP現(xiàn)已支持在移動(dòng)端進(jìn)行大語(yǔ)言模型（LLM）推理，AI算力可擴(kuò)展至40 TOPS以上。該高能效NPU架構(gòu)專為滿足移動(dòng)平臺(tái)日益增長(zhǎng)的生成式AI需求而設(shè)計(jì)，不僅能夠?yàn)锳I PC等終端設(shè)備提供強(qiáng)勁算力支持，而且能夠應(yīng)對(duì)智慧手機(jī)等移動(dòng)終端對(duì)低能耗更為嚴(yán)苛的挑戰(zhàn)。芯原的超低能耗NPU IP具備高度可配置、可擴(kuò)展的架構(gòu)，支持混合精度計(jì)算、稀疏化優(yōu)化和并行處理。其設(shè)計(jì)融合了高效的內(nèi)存管理與稀疏感知加速技術(shù)，顯著降低計(jì)算負(fù)載與延遲，確保AI處理流暢、響應(yīng)
關(guān)鍵字：芯原 NPU 大語(yǔ)言模型推理 NPU IP

燦芯半導(dǎo)體推出28HKC+工藝平臺(tái)TCAM IP

近日，一站式定制芯片及IP供應(yīng)商——燦芯半導(dǎo)體（上海）股份有限公司宣布推出基于28HKC+?0.9V/1.8V平臺(tái)的Ternary Content-Addressable Memory (TCAM) IP。該IP具有高頻率和低功耗特性，隨著網(wǎng)絡(luò)設(shè)備中快速處理路由表與訪問(wèn)控制列表（ACL）等需要高效查找的場(chǎng)景不斷增加，該IP將被高端交換機(jī)、路由器等芯片廣泛采用。燦芯半導(dǎo)體此次發(fā)布的TCAM IP包含全自研Bit cell，符合邏輯設(shè)計(jì)規(guī)則，良率高；在可靠性方面，這款TCAM抗工藝偏差強(qiáng)，具有高可靠
關(guān)鍵字：燦芯 28HKC+ 工藝平臺(tái) TCAM IP

SemiDynamics詳細(xì)介紹了一體化 RISC-V NPU

西班牙的 SemiDynamics 開(kāi)發(fā)了一種完全可編程的神經(jīng)處理單元（NPU） IP，它結(jié)合了 CPU、向量和張量處理，可為大型語(yǔ)言模型和 AI 推薦系統(tǒng)提供高達(dá) 256 TOPS 的吞吐量。Cervell NPU 基于 RISC-V 開(kāi)放指令集架構(gòu)，可從 8 個(gè)內(nèi)核擴(kuò)展到 64 個(gè)內(nèi)核。這使設(shè)計(jì)人員能夠根據(jù)應(yīng)用的要求調(diào)整性能，從緊湊型邊緣部署中 1GHz 的 8 TOPS INT8 到數(shù)據(jù)中心芯片中高端 AI 推理中的 256 TOPS INT4。這是繼 12 月推出的一體化架構(gòu)之后發(fā)布的，本白皮書(shū)
關(guān)鍵字： SemiDynamics RISC-V NPU

英特爾宣布實(shí)現(xiàn) MLPerf Client 0.6 基準(zhǔn)測(cè)試首個(gè)全 NPU 支持

5 月 7 日消息，當(dāng)?shù)貢r(shí)間 5 月 5 日，英特爾宣布成為唯一在 MLPerf Client v0.6 基準(zhǔn)測(cè)試中實(shí)現(xiàn)全 NPU 支持的企業(yè)。英特爾表示，該結(jié)果標(biāo)志著行業(yè)首個(gè)針對(duì)客戶端 NPU 的大語(yǔ)言模型（LLM）性能標(biāo)準(zhǔn)化評(píng)估。測(cè)試數(shù)據(jù)顯示，英特爾酷睿 Ultra 200 處理器在 GPU 和 NPU 上的輸出速度遠(yuǎn)超人類平均閱讀速度。英特爾客戶端 PC 產(chǎn)品營(yíng)銷副總裁兼總經(jīng)理丹尼爾?羅杰斯（Daniel Rogers）表示，“我們很榮幸能夠引領(lǐng)行業(yè)，實(shí)現(xiàn)客戶端 PC 平臺(tái)的全 NPU 加速和領(lǐng)先
關(guān)鍵字：英特爾 MLPerf Client 0.6 基準(zhǔn)測(cè)試 NPU

Arm的40歲不惑之年開(kāi)啟的新選擇

確定IP技術(shù)發(fā)布的日期有時(shí)是一項(xiàng)挑戰(zhàn)，尤其是英國(guó)處理器內(nèi)核IP設(shè)計(jì)商 ARM。不過(guò)有證據(jù)可查的是第一款A(yù)rm內(nèi)核處理器是在1985年4月26日在英國(guó)劍橋的Acorn上流片的，我們暫且將這個(gè)時(shí)間作為Arm真正進(jìn)入IC設(shè)計(jì)領(lǐng)域的原點(diǎn)。ARM1是Acorn繼BBC Micro家用電腦成功之后自主開(kāi)發(fā)的處理器。它由Sophie Wilson和Steve Furber開(kāi)發(fā)。當(dāng)日這顆處理器流片前在設(shè)計(jì)和制造方面已經(jīng)進(jìn)行了好幾個(gè)月的開(kāi)發(fā)，而且硅片最后花了好幾個(gè)月才回到劍橋。 “它的設(shè)計(jì)制造成本低廉，由于設(shè)計(jì)對(duì)微處理器的
關(guān)鍵字： Arm IP

出售Artisan將是Arm轉(zhuǎn)型的標(biāo)志性事件

雖然是EDA公司收購(gòu)IC設(shè)計(jì)IP，但此次收購(gòu)可能會(huì)在整個(gè)競(jìng)爭(zhēng)格局中產(chǎn)生連鎖反應(yīng)。Cadence強(qiáng)化一站式服務(wù)和EDA工具護(hù)城河，而Arm轉(zhuǎn)向更高利潤(rùn)的芯片設(shè)計(jì)。
關(guān)鍵字： Artisan Arm Cadence IP 202505

使用萊迪思iFFT和FIR IP的5G OFDM調(diào)制用例

摘要本文介紹了一種在FPGA中實(shí)現(xiàn)的增強(qiáng)型正交頻分復(fù)用（OFDM）調(diào)制器設(shè)計(jì)，它使用了逆FFT模式的萊迪思快速傅立葉變換（FFT）Compiler IP核和萊迪思有限脈沖響應(yīng)（FIR）濾波器IP核。該設(shè)計(jì)解決了在沒(méi)有主控制器的情況下生成復(fù)雜測(cè)試模式的常見(jiàn)難題，大大提高了無(wú)線鏈路測(cè)試的效率。通過(guò)直接測(cè)試模擬前端的JESD204B鏈路，OFDM調(diào)制器擺脫了對(duì)主機(jī)控制器的依賴，簡(jiǎn)化了初始調(diào)試過(guò)程。該設(shè)計(jì)可直接在萊迪思FPGA核中實(shí)現(xiàn)，從而節(jié)省成本并縮短開(kāi)發(fā)周期。該調(diào)制器的有效性驗(yàn)證中使用了Avant-X70 V
關(guān)鍵字：萊迪思半導(dǎo)體 iFFT FIR IP 5G OFDM