n2 文章進(jìn)入n2技術(shù)社區(qū)

臺積電公布N2 2nm缺陷率：比3/5/7nm都要好

4月26日消息，在近日舉辦的北美技術(shù)論壇上，臺積電首次公開了N2 2nm工藝的缺陷率(D0)情況，比此前的7nm、5nm、3nm等歷代工藝都好的多。臺積電沒有給出具體數(shù)據(jù)，只是比較了幾個工藝缺陷率隨時間變化的趨勢。臺積電N2首次引入了GAAFET全環(huán)繞晶體管，目前距離大規(guī)模量產(chǎn)還有2個季度，也就是要等到年底。N2試產(chǎn)近2個月來，缺陷率和同期的N5/N4差不多，還稍微低一點，同時顯著優(yōu)于N7/N6、N3/N3P。從試產(chǎn)到量產(chǎn)半年的時間周期內(nèi)，N7/N6的綜合缺陷率是最高的，N3/N3P從量產(chǎn)開始就低得多了，
關(guān)鍵字：臺積電 N2 2nm 缺陷率 3nm 5nm 7nm

4月15日，AMD宣布其新一代Zen 6 EPYC處理器「Venice」正式完成投片（tape out），成為業(yè)界首款采用臺積電2nm（N2）制程技術(shù)的高效能運算（HPC）處理器，預(yù)計將于明年上市。這也是AMD首次拿下臺積電最新制程工藝的首發(fā)，而以往則都是由蘋果公司的芯片首發(fā)。N2是臺積電首個依賴于全環(huán)繞柵極晶體管（Gate All Around，GAA）的工藝技術(shù)，預(yù)計與N3（3nm）相比，可將功耗降低24%至35%，或者在相同運行電壓下的性能提高15%，同時晶體管密度是N3的1.15倍，這些提升主要得
關(guān)鍵字： AMD N2 制程臺積電