新聞中心

EEPW首頁 > 電源與新能源 > 設(shè)計應(yīng)用 > 別被表面現(xiàn)象迷惑,謹防模擬或數(shù)字電路的設(shè)計誤區(qū)

別被表面現(xiàn)象迷惑,謹防模擬或數(shù)字電路的設(shè)計誤區(qū)

作者: 時間:2013-01-20 來源:網(wǎng)絡(luò) 收藏

  人類是不同尋常的“動物”,有些時候,在某些方面,一知半解、自負和盲目自大比無知更危險,比如電路設(shè)計,可能導(dǎo)致電路無法正常工作。當(dāng)看到有經(jīng)驗的工程師猶豫不決時,某些人覺得自己還不如和沒有經(jīng)驗的人合作,不明白為什么這些經(jīng)驗豐富的工程師反而進退兩難。這里有三個例子,其中的簡單分析能給設(shè)計者一些啟發(fā),在未來的設(shè)計中避免類似問題。

  有些情況下,設(shè)計人員往往錯誤理解器件的工作方式,以至于做出一些奇怪的假設(shè),導(dǎo)致器件的錯誤使用。不幸的是,現(xiàn)在的工程院校幾乎都把注意力集中在數(shù)字技術(shù),幾乎完全忽略了模擬設(shè)計。使得沒有模擬設(shè)計經(jīng)驗的數(shù)字工程師只能從試驗、失敗中獲得模擬知識。由此產(chǎn)生的一些結(jié)果會使Rube Goldberg為之得意。(誰是Rube Goldberg?他是一位曾經(jīng)獲得普利策獎的漫畫家。Rube Goldberg在20世紀早期通過一些荒誕的發(fā)明,實現(xiàn)簡單功能復(fù)雜化而成名)

  我們來考慮一些在模擬工程師眼里非??膳碌那闆r,通常數(shù)字設(shè)計的錯誤認識是:沒有意識到干凈的電源和地對電路設(shè)計有多么重要,連接電路時不考慮直流阻抗匹配。忽略物理法則的設(shè)計最終會導(dǎo)致系統(tǒng)失效。

  別被表面現(xiàn)象迷惑

  數(shù)據(jù)手冊常常注明:“電源的去耦電容要盡可能靠近集成電路的電源引腳放置?!比鐖D1所示印制電路板(PCB),它們確實如此!

一個印制電路板版圖(PCB),集成電路和電容  

  圖1:一個印制電路板版圖(PCB),集成電路和電容。(點擊放大)

  該電路板用于視頻混合信號,圖1所示集成電路周圍還存在其它器件,這些周邊器件非常關(guān)鍵。這是一個四層板,信號通路在最外兩層,模擬工程師通常將電源和地分別布設(shè)在中間兩層。器件包括高頻模/數(shù)轉(zhuǎn)換器(ADC)、數(shù)/模轉(zhuǎn)換器(DAC)以及信號處理電路。器件密度適中,沒有球柵陣列(BGA)封裝,不需要更多層或復(fù)雜布板。

  測試這個設(shè)計時,我們發(fā)現(xiàn)視頻輸出噪聲非常大。而且,大多數(shù)噪聲都來自一個集成電路。圖1顯示了電路板的頂層圖,電源引腳測試到非常大的噪聲。當(dāng)用一根很細的導(dǎo)線穿過去耦電容的地層過孔,連接到電路板的另一側(cè)時,一條引線(不在內(nèi)部地層)消失在另一過孔,這將引發(fā)一些問題。

  人類是不同尋常的“動物”,有些時候,在某些方面,一知半解、自負和盲目自大比無知更危險,比如電路設(shè)計,可能導(dǎo)致電路無法正常工作。當(dāng)看到有經(jīng)驗的工程師猶豫不決時,某些人覺得自己還不如和沒有經(jīng)驗的人合作,不明白為什么這些經(jīng)驗豐富的工程師反而進退兩難。這里有三個例子,其中的簡單分析能給設(shè)計者一些啟發(fā),在未來的設(shè)計中避免類似問題。

  有些情況下,設(shè)計人員往往錯誤理解器件的工作方式,以至于做出一些奇怪的假設(shè),導(dǎo)致器件的錯誤使用。不幸的是,現(xiàn)在的工程院校幾乎都把注意力集中在數(shù)字技術(shù),幾乎完全忽略了模擬設(shè)計。使得沒有模擬設(shè)計經(jīng)驗的數(shù)字工程師只能從試驗、失敗中獲得模擬知識。由此產(chǎn)生的一些結(jié)果會使Rube Goldberg為之得意。(誰是Rube Goldberg?他是一位曾經(jīng)獲得普利策獎的漫畫家。Rube Goldberg在20世紀早期通過一些荒誕的發(fā)明,實現(xiàn)簡單功能復(fù)雜化而成名)

  我們來考慮一些在模擬工程師眼里非??膳碌那闆r,通常數(shù)字設(shè)計的錯誤認識是:沒有意識到干凈的電源和地對電路設(shè)計有多么重要,連接電路時不考慮直流阻抗匹配。忽略物理法則的設(shè)計最終會導(dǎo)致系統(tǒng)失效。

  別被表面現(xiàn)象迷惑

  數(shù)據(jù)手冊常常注明:“電源的去耦電容要盡可能靠近集成電路的電源引腳放置?!比鐖D1所示印制電路板(PCB),它們確實如此!

一個印制電路板版圖(PCB),集成電路和電容  

  圖1:一個印制電路板版圖(PCB),集成電路和電容。(點擊放大)

  該電路板用于視頻混合信號,圖1所示集成電路周圍還存在其它器件,這些周邊器件非常關(guān)鍵。這是一個四層板,信號通路在最外兩層,模擬工程師通常將電源和地分別布設(shè)在中間兩層。器件包括高頻模/數(shù)轉(zhuǎn)換器(ADC)、數(shù)/模轉(zhuǎn)換器(DAC)以及信號處理電路。器件密度適中,沒有球柵陣列(BGA)封裝,不需要更多層或復(fù)雜布板。

  測試這個設(shè)計時,我們發(fā)現(xiàn)視頻輸出噪聲非常大。而且,大多數(shù)噪聲都來自一個集成電路。圖1顯示了電路板的頂層圖,電源引腳測試到非常大的噪聲。當(dāng)用一根很細的導(dǎo)線穿過去耦電容的地層過孔,連接到電路板的另一側(cè)時,一條引線(不在內(nèi)部地層)消失在另一過孔,這將引發(fā)一些問題。

  觀察電路布局,突出標示出我們感興趣的節(jié)點,可以看到所有連線,如圖2所示。

  使用PCB設(shè)計軟件得到的電路布局

  圖2. 使用PCB設(shè)計軟件得到的電路布局。(點擊放大)

這些布線看起來是由自動布線工具完成的,電路板設(shè)計人員可能并不具備設(shè)計經(jīng)驗。沒有內(nèi)部地層和電源層(參考AN4345有關(guān)接地技巧與合理布局)。

  在沒有設(shè)計經(jīng)驗的人眼里,這個電路完全正確,但是,因為所有地混雜在一起。這種連接對于直流沒有問題,但在一定工作頻率下,其等效電路上存在較大的寄生成分,如圖3所示。

  電路中“地彈噪聲”的示意圖

  圖3. 電路中“地彈噪聲”的示意圖。(點擊放大)

  圖2中的每個通路和過孔都存在寄生電阻和電感。圖3中,把這些分布寄生單元等效成與地串聯(lián)的低頻電感。圖中,電感可以看作一個機械螺旋線電感;為方便解釋,假設(shè)集成電路為運算放大器,但它可以是任何電路。

  當(dāng)其它電路的電流改變時,“地彈噪聲”符號上方左右兩端的及其它電路的噪聲會使電壓上下波動。在很多點直接干擾到模擬信號:

  1)噪聲通過R1耦合到運放輸入。

  2)噪聲耦合到運放的地端。有人可能想借助“電源抑制比”消除噪聲,但是,不要忘記,地是它的參考電位,這意味著噪聲將直接耦合到輸出信號。

  3)噪聲通過R2耦合到運放輸入。

  4)噪聲通過去耦電容與R1電阻,耦合到運放輸入。

  注意:電容是一個雙向器件,去耦電容的作用是對電容兩側(cè)的高頻信號取平均。如果電源總線上有噪聲,而地非常干凈,去耦電容形成的到電源的低阻回路可以有效降低噪聲。盡管如此,如果地是高阻并存在很大噪聲,去耦電容反而會把噪聲加到電源上。

  如上所示,因為耦合噪聲信號有相位差,噪聲耦合到運放周圍的各個節(jié)點,使得輸出非常嘈雜。圖中抖動所示,所有噪聲都會疊加到輸出端。

  輸出也受運放的非線性失真干擾,噪聲分量由此會產(chǎn)生和、差諧波分量,使整個頻譜充滿噪聲。

  以上簡單闡述了良好的電源、地層布局的重要性,對于沒有模擬設(shè)計經(jīng)驗的工程師,尤其值得注意。

  射頻電路的不合理布局

  另一個例子,讓我們看看出現(xiàn)在一個射頻收發(fā)器評估板設(shè)計時遇到的問題。設(shè)計者拿著電路并把它輸入一個用于數(shù)字邏輯的PCB自動布線工具。結(jié)果,電路板無法在射頻下工作,即使電路板符合Rube Goldberg要求。

  板子的關(guān)鍵通路都是分散的,并通過過孔(電感)連接,電源沒有合理的去耦。板上天線奇形怪狀,很難設(shè)計出一個直線天線。當(dāng)這個設(shè)計者被問及用來設(shè)計這種天線的軟件時,得到的回復(fù)不是天線設(shè)計軟件,而是聽到設(shè)計者說“那是留給我們放天線的地方”。

  雖然這個設(shè)計者是一個很好的微處理器工程師,但他不知道天線尺寸是由信號波長決定的,也沒有意識到地平面是另一半天線。在有經(jīng)驗的射頻工程師指導(dǎo)下,才能夠保證設(shè)計。

  諧振原理


上一頁 1 2 下一頁

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉