MSP430之系統(tǒng)時鐘

Rse1.O，Rsel.l，Rse1.2三位控制某個內(nèi)部電阻以決定標(biāo)稱頻率。

Rse1=0，選擇最低的標(biāo)稱頻率;

...... 參考手冊

Rse1=7，選擇最低的標(biāo)稱頻率;

3.BCSCTL2基本時鐘系統(tǒng)控制寄存器2，各位定義：

bit7 bit6 bit5 bit4 bit3 bit2 bit1 bit0

SELM.1 SELM.0 DIVM.1 DIVM.0 SELS DIVS.1 DIVS.0 DCOR

SELM.O，SELM.l選擇 MCLK 時鐘源。

0時鐘源為 DCOLCK(默認(rèn)時鐘源);

1時鐘源為DCOCLK ;

2時鐘源為LFXTlCLK(對于MSP430Fll/l2X)，

時鐘源為XT2CLK(對于MSP430F13/14/15/16X);

3時鐘源為 LFXT1CLK 。

DIVM.O，DlVM.l選擇 MCLK 分頻。

01分頻(默認(rèn)MCLK=DCOCLK);

12分頻;

24分頻;

38分頻。

SELS選擇 SMCLK 時鐘源 。

0時鐘源為 DCOCLK(默認(rèn)肘鐘源);

1時鐘源為 LFXTlCLK(對于MSP430Fll/l2X )，

時鐘源為 XT2CLK(對于MSP430F13/14/15/16X)。

DIVS.O，DIVS.l選擇 SMCLK 分頻。

01分頻(默認(rèn) SMCLK=MCLK);

12分頻;

24分頻;

38分頻。

DCOR選擇 DCO 電阻。

0內(nèi)部電阻;

1外部電阻。

Puc信號之后，DCOCLK被自動選作MCLK時鐘信號，根據(jù)需要MCLK的時鐘源可以另外設(shè)置為 LFXTl或者XT2。設(shè)置順序如下：

(1)復(fù)位OscOff;

(2)清除OFIFG;

(3)延時等待至少50us;

(4)再次檢查OFlFG，如果仍然置位，則重復(fù)(3)、(4)步驟，直到OFIFG=0止。