新聞中心

EEPW首頁 > 模擬技術(shù) > 設(shè)計(jì)應(yīng)用 > 引起集成運(yùn)放閉環(huán)工作不穩(wěn)定的其他因素

引起集成運(yùn)放閉環(huán)工作不穩(wěn)定的其他因素

作者: 時(shí)間:2012-02-12 來源:網(wǎng)絡(luò) 收藏

的應(yīng)用中,經(jīng)過相位補(bǔ)償?shù)?a class="contentlabel" href="http://www.2s4d.com/news/listbylabel/label/集成運(yùn)放">集成運(yùn)放在大多數(shù)應(yīng)用場(chǎng)合是能滿足要求的。但在應(yīng)用時(shí),有時(shí)還會(huì)出現(xiàn)自激,這一般是由于下述原因所致。

  1.沒有按使用說明中推薦的相位校正電路和參數(shù)值進(jìn)行校正

  說明書中推薦的補(bǔ)償方法和參數(shù)是通過產(chǎn)品設(shè)計(jì)和大量實(shí)驗(yàn)得出的,對(duì)大多數(shù)應(yīng)用是有效的,它考慮了溫度、電源電壓變化等因素引起的頻響特性的變化,并保證具有一定的穩(wěn)定裕度。

  2.電源退耦不好

  當(dāng)電源退耦不好時(shí),各放大級(jí)的信號(hào)電流內(nèi)阻上的電壓降將產(chǎn)生互耦作用,若耦合信號(hào)與某級(jí)輸入信號(hào)是同相位時(shí),電路將產(chǎn)生寄生振蕩。為此必須重視電源退耦。退耦時(shí)除在電源端加接大電容外,還應(yīng)并接瓷片小電容,因?yàn)榇箅娙萑珉娊怆娙?,它本身的分布電感較大,影響退耦效果。

  3.電路連接時(shí)的分布電容影響

  由于電路存在分布電容,有時(shí)后級(jí)的信號(hào)會(huì)通過分布電容反饋到前級(jí),當(dāng)此反饋信號(hào)與該放大級(jí)原輸入信號(hào)同相位時(shí),也會(huì)形成寄生正反饋,從而使電路自激振蕩。所以連接電路時(shí),盡量減小分布電容是很重要的,尤其應(yīng)注意使集成運(yùn)放的“+”輸人端遠(yuǎn)離它的輸出端。

  4.集成運(yùn)放負(fù)載電容過大的影響

  當(dāng)集成運(yùn)放負(fù)載電容過大時(shí),整個(gè)運(yùn)放電路的開環(huán)頻響曲線將發(fā)生變化,使電路的相位余量減小,甚至引起自激。若在運(yùn)放的輸出端與外接負(fù)載電容之問加接一個(gè)小電阻(如數(shù)百歐以內(nèi)),使運(yùn)放電路與負(fù)載電容之間相隔離,則可減輕負(fù)載電容的影響。但有時(shí)這種改進(jìn)的效果是有限的。為消除自激振蕩,就應(yīng)減小負(fù)載電容,或在集成運(yùn)放輸出端外加輸出功率更大的、高頻響應(yīng)更好的輸出級(jí)電路。

  5.集成運(yùn)放同相輸入端接地電阻太大

  當(dāng)同相端對(duì)地接入很大的電阻,它與運(yùn)放差模輸入端的電容形成一個(gè)新的極點(diǎn),盡管輸入端的電容不大,但同相端對(duì)地外接電阻較大,則新產(chǎn)生的極點(diǎn)可能接近于或低于交接頻率,而使閉環(huán)電路自激或電路動(dòng)態(tài)特性變差。解決的簡(jiǎn)便方法是在同相端對(duì)地電阻上并接電容,以形成高頻旁路。

  6,集成運(yùn)放輸出端與同相端和調(diào)零端之閫存在寄生電容

  在設(shè)計(jì)印制電路板時(shí),或做電路實(shí)驗(yàn)時(shí),曲于引線布置不適當(dāng)或過長、過近,會(huì)帶來寄生電容而引起自激。通常在低頻電路中,不易出現(xiàn)自激,而在寬帶放大器中,應(yīng)注意消除寄生電容耦合。



評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉