采樣時鐘抖動對ADC信噪比的影響及抖動時鐘電路

　　在確定采樣頻率后，如果并不要求時鐘產(chǎn)生電路產(chǎn)生的時鐘可變的話，就可采用基于溫度補償晶振的時鐘產(chǎn)生方法。首先由公式(2)根據(jù)所需的ADC信噪比確定最大容許的時鐘抖動，然后由公式(5)反推出最大容忍的相位噪聲基底，最后給出不同頻率偏差點上的相位噪聲特性并交由晶振制作工廠定制即可。這是一種最簡單的時種產(chǎn)生方法，基本不需要作太多調(diào)試，但它只適合固定時鐘采樣的情況。

　　在利用上述兩種方法產(chǎn)生采樣時鐘時，一個值得注意的地方就是采樣時鐘電路應盡可能與存在噪聲的數(shù)字系統(tǒng)獨立開來，在采樣時鐘的通路中也不應該有邏輯門電路，一般來說，一個邏輯門將會產(chǎn)生幾個皮秒甚至十幾皮秒的定時抖動。在設計時應該把采樣時鐘產(chǎn)生電路和系統(tǒng)的數(shù)字及模擬部分分離。

　　結(jié)語

　　本文首先分析了采樣時鐘抖動對ADC信噪比性能的影響，然后指出產(chǎn)生時種抖動的原因，最后給出了兩種實用的采樣時鐘產(chǎn)生方案：基于低相位噪聲VCO的可變采樣時鐘及基于極低相位噪聲溫度補償晶振的非可變采樣時鐘的產(chǎn)生方法。